基于FPGA的雙路低頻信號發(fā)生及分析儀

　　4.2信號產(chǎn)生模塊設計

　　先通過(guò)DDS技術(shù)建立正弦波、三角波、鋸齒波的IP核和包含占空比控制字的方波IP核。系統啟動(dòng)后，由通道掃描按鍵輸出數值并送給數碼管顯示，按下確定鍵后賦給頻率、幅度、占空比或相位差等參數控制字，并調用IP核產(chǎn)生各種波形，再通過(guò)撥碼開(kāi)關(guān)選擇輸出的波形。參數的步進(jìn)由按鍵控制。該模塊的詳細軟件設計流程，如圖7所示。

　　4.3頻譜分析模塊設計

　　4.3.1 FFT模塊設計

　　FFT算法的主要核心思想就是將N點(diǎn)的序列分解為（N一1）/2,直到2點(diǎn)的DFT.目前的算法可以從時(shí)域和頻域分別將分解成不同的子序列，前者稱(chēng)為時(shí)間抽選法，后者稱(chēng)為頻率抽選法∞3.所謂時(shí)間抽選法，就是直接將z（挖）逐次分解成奇數子序列和偶數子序列，通過(guò)球子序列的DFT而實(shí)現整個(gè)序列的DFT.頻率抽選法是在頻域內將x（愚）逐次分解為偶數點(diǎn)子序列和奇數點(diǎn)子序列。然后對分得越來(lái)越短的子序列進(jìn)行DFT運算，就可以得到整個(gè)頻域內序列的FFT流圖。FFT模塊軟件流程圖如圖8所示。

　　4.3.2頻率幅度提取模塊設計

　　頻譜分析時(shí)將參數提取過(guò)程分成頻率提取和幅度提取2個(gè)階段。原信號經(jīng)過(guò)A/D采樣后進(jìn)入頻譜分析系統，輸出頻域信號。其中頻率提取采用過(guò)門(mén)限法，首先設定頻率提取的門(mén)限值，當頻點(diǎn)的幅值超過(guò)設定門(mén)限時(shí)，頻率即被系統提取出來(lái)，同時(shí)進(jìn)入幅度提取過(guò)程。在幅度提取階段，通過(guò)算法找出幅值大小，該值即為原信號的幅度。具體實(shí)現流程如圖9所示。

　　5系統調試和測試

　　在系統硬件焊接完成及軟件功能仿真、下載成功之后。接下來(lái)對整個(gè)系統進(jìn)行調試，其過(guò)程如下：將信號產(chǎn)生部分的2個(gè)輸出信號接入求和電路的輸入端，再將求和后的信號輸入頻譜分析儀，最后將頻譜信號送入示波器顯示。觀(guān)察示波器顯示譜線(xiàn)與設置是否相符，并不斷修正元器件參數和軟件的的算法，以提高該系統的精度，避免理論與實(shí)際產(chǎn)生的偏差。

　　目前，本系統信號產(chǎn)生部分可以實(shí)現雙路信號均可在正弦波、三角波、鋸齒波、矩形波之間任意選擇，頻率可單獨預制，范圍為1~9 999 Hz,步進(jìn)值10 Hz.幅度可單獨預置，范圍為0.1~7.5 V,步進(jìn)值100 mV.可產(chǎn)生兩路頻率相同，相位差可調的正弦波信號，相位差預制范圍為o~360.,步進(jìn)值10產(chǎn)生的矩形波的占空比能在1%~99%預制，步進(jìn)值1%.圖10為本系統產(chǎn)生的低頻信號，通道1是產(chǎn)生的三角波信號，通道2是產(chǎn)生的正弦波信號。

　　信號疊加電路能對信號發(fā)生器輸出的兩路頻率和相位不同的信號進(jìn)行合成。分析儀部分能對疊加之后的信號進(jìn)行頻域分析，并在顯示器上顯示疊加信號頻譜圖。分析儀能分別顯示兩路原正弦信號的幅度與頻率。圖11是經(jīng)過(guò)FFT處理過(guò)的頻譜圖。

　　經(jīng)過(guò)測試，該系統穩定可靠，達到了設計要求。其中低頻信號產(chǎn)生部分測試結果如表1所示，頻譜分析部分測試結果如表2所示。

　　6 結論

　　該雙路低頻信號發(fā)生及分析儀由信號產(chǎn)生模塊、信號疊加模塊和信號分析模塊組成。運用硬件描述語(yǔ)言對FPGA進(jìn)行設計，在完成了能產(chǎn)生可調幅度頻率等參數的雙路低頻信號頻率精度和幅度精度高于一般的DDS集成電路，并有調整矩形波占空比和正弦波相位差的功能。同時(shí)實(shí)現了對疊加后信號的頻譜分析和頻率幅度提取，可以直觀(guān)地觀(guān)察產(chǎn)生的雙路信號疊加后的頻譜，并得到相應參數，操作簡(jiǎn)單，易于實(shí)現?？梢杂米骱?jiǎn)單的信號產(chǎn)生器，信號疊加器和頻譜分析儀。