<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 總線(xiàn)揭密:串行傳輸VS并行傳輸

總線(xiàn)揭密:串行傳輸VS并行傳輸

作者: 時(shí)間:2016-12-15 來(lái)源:網(wǎng)絡(luò ) 收藏

&n bsp;圖5差分信號傳輸電路

圖6 單端信號傳輸

圖7差分信號傳輸

差分信號傳輸技術(shù)是20世紀90年代出現的一種數據傳輸和接口技術(shù),與傳統的單端傳輸方式相比,這種技術(shù)具有低功耗、低誤碼率、低串擾和低輻射等特點(diǎn),其傳輸介質(zhì)可以是銅質(zhì)的PCB連線(xiàn),也可以是平衡電纜,最高傳輸速率可達1.923Gbps。Intel倡導的第三代I/O技術(shù)(3GIO),其物理層的核心技術(shù)就是差分信號技術(shù)。那么,差分信號技術(shù)究竟是怎么回事呢?  我們知道,在傳統的單端(Single-ended)通信中,一條線(xiàn)路來(lái)傳輸一個(gè)比特位。高電平表示1,低電平表示0。倘若在數據傳輸過(guò)程中受到干擾,高低電平信號完全可能因此產(chǎn)生突破臨界值的大幅度擾動(dòng),一旦高電平或低電平信號超出臨界值,信號就會(huì )出錯,如圖6所示。

在差分信號通信電路中,輸出電平為正電壓時(shí)表示邏輯“1”,輸出負電壓時(shí)表示邏輯“0”,而輸出“0”電壓是沒(méi)有意義的,它既不代表“1”,也不代表“0 ”。而在圖7所示的差分通信中,干擾信號會(huì )同時(shí)進(jìn)入相鄰的兩條信號線(xiàn)中,在信號接收端,兩個(gè)相同的干擾信號分別進(jìn)入差分放大器的兩個(gè)反相輸入端后,輸出電壓為0。所以說(shuō),差分信號技術(shù)對干擾信號具有很強的免疫力。對于串行傳輸來(lái)說(shuō),LVDS能夠低于外來(lái)干擾;而對于并行傳輸來(lái)說(shuō),LVDS可以不僅能夠抵御外來(lái)干擾,還能夠抵御數據傳輸線(xiàn)之間的串擾。

  因為上述原因,實(shí)際電路中只要使用低壓差分信號(Low Voltage DifferenTIal Signal,LVDS),350mV左右的振幅便能滿(mǎn)足近距離傳輸的要求。假定負載電阻為100Ω,采用LVDS方式傳輸數據時(shí),如果雙絞線(xiàn)長(cháng)度為 10m,傳輸速率可達400 Mbps;當電纜長(cháng)度增加到20m時(shí),速率降為100 Mbps;而當電纜長(cháng)度為100m時(shí),速率只能達到10 Mbps左右。

  LVDS最早由美國國家半導體公司提出的一種高速串行信號傳輸電平,由于它傳輸速度快,功耗低,抗干擾能力強,傳輸距離遠,易于匹配等優(yōu)點(diǎn),迅速得到諸多芯片制造廠(chǎng)商和應用商的青睞,并通過(guò)TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認,成為該組織的標準(ANSI/TIA/EIA-644 standard)。

  在近距離數據傳輸中,LVDS不僅可以獲得很高的傳輸性能,同時(shí)還是一個(gè)低成本的方案。LVDS器件可采用經(jīng)濟的CMOS工藝制造,并且采用低成本的3類(lèi)電纜線(xiàn)及連接件即可達到很高的速率。同時(shí),由于LVDS可以采用較低的信號電壓,并且驅動(dòng)器采用恒流源模式,其功率幾乎不會(huì )隨頻率而變化,從而使提高數據傳輸率和降低功耗成為可能。因此,USB、SATA、PCI Express以及HyperTransport普遍采用LVDS技術(shù),LCD中控制電路向液晶屏傳送像素亮度控制信號,也采用了LVDS方式。

  四、新串行時(shí)代已經(jīng)到來(lái)

差分傳輸技術(shù)不僅突破了速度瓶頸,而且使用小型連接可以節約空間。因此,近年來(lái),除了USB和FireWire,還涌現出很多以差分信號傳輸為特點(diǎn)的串行連接標準,幾乎覆蓋了主板總線(xiàn)和外部I/O端口,呈現出從并行整體轉移到新串行時(shí)代的大趨勢,串行接口技術(shù)的應用在2005年將進(jìn)入鼎盛時(shí)期(圖8)。

圖8所有的I/O技術(shù)都將采用串行方式

  ●LVDS技術(shù),突破芯片組傳輸瓶頸

  隨著(zhù)電腦速度的提高,CPU與北橋芯片之間,北橋與南橋之間,以及與芯片組相連的各種設備總線(xiàn)的通信速度影響到電腦的整體性能??墒?,一直以來(lái)所采用的FR4印刷電路板因存在集膚效應和介質(zhì)損耗導致的碼間干擾,限制了傳輸速率的提升。

   在傳統并行同步數字信號的速率將要達到極限的情況下,設計師轉向從高速串行信號尋找出路,因為串行總線(xiàn)技術(shù)不僅可以獲得更高的性能,而且可以最大限度地減少芯片管腳數,簡(jiǎn)化電路板布線(xiàn),降低制造成本。Intel的PCI Express、AMD的HyperTansport以及RAMBUS公司的redwood等第三代I/O總線(xiàn)標準(3GI/O)不約而同地將低壓差分信號(LVDS)作為新一代高速信號電平標準。

圖9PCI Express 1X數據通道

一個(gè)典型的PCI Express通道如圖9所示,通信雙方由兩個(gè)差分信號對構成雙工信道,一對用于發(fā)送,一對用于接收。4條物理線(xiàn)路構成PCI Express 1X。PCI Express 標準中定義了1X、2X、4X和16X。PCI Express 16X擁有最多的物理線(xiàn)路(16×4=64)。

  即便采用最低配置的1X體系,因為可以在兩個(gè)方向上同時(shí)以2.5GHz的頻率傳送數據,帶寬達到5Gbps,也已經(jīng)超過(guò)了傳統PCI總線(xiàn)1.056Gbps(32bit×33MHz)的帶寬。況且,PCI總線(xiàn)是通過(guò)橋路實(shí)現的共享總線(xiàn)方式(如PCI9054等橋設備),而PCI Express采用所謂的“端對端連接”(如圖10),每個(gè)設備可以獨享總線(xiàn)帶寬,因此可以獲得比PCI更高的性能。

圖10PCI Express端對端連接消除了橋路

AMD的HyperTransport技術(shù)與PCI Express極其相似,同樣采用LVDS數據通道,其工作頻率范圍從200MHz到1GHz,位寬可以根據帶寬的要求靈活選擇2、4、8、16或32 位。HyperTransport技術(shù)現在被用于南北橋之間的快速通信,今后還將用于其它芯片間的連接。

  ●Serial ATA,為高速硬盤(pán)插上翅膀

  在A(yíng)TA-33之前,一直使用40根平行數據線(xiàn),由于數據線(xiàn)之間存在串擾,限制了信號頻率的提升。因此從ATA-66開(kāi)始,ATA數據線(xiàn)在兩根線(xiàn)之間增加了1根接地線(xiàn)正是為了減少相互干擾(一共80根物理線(xiàn))。增加地線(xiàn)后,數據線(xiàn)與地線(xiàn)之間仍然存在分布電容C2,還是無(wú)法徹底解決干擾問(wèn)題,使得并行ATA接口的最高頻率停留在133MHz上。除了信號干擾這一根本原因之外,并行PATA 還存在不支持熱插拔和容錯性差等問(wèn)題,采用Serial ATA才完成脫胎換骨的蛻變,使問(wèn)題得到了解決。

  Serial ATA 是Intel 公司在IDF 2000 上推出的概念,此后Intel 聯(lián)合APT、Dell、IBM、Seagate以及Maxtor等幾家巨頭,于2001年正式推出了SATA 1.0 規范。而在IDF2002春季論壇上,SATA 2.0 規范也已經(jīng)公布。

  Serial ATA接口包括4根數據線(xiàn)和3 根地線(xiàn),共有7 條物理連線(xiàn)。目前的SATA 1.0標準,數據傳輸率為150MBps,與ATA-133接口133MBps的速度略有提高,但未來(lái)的SATA 2.0/3.0可提升到300MBps以至600MBps。從目前硬盤(pán)速度的增長(cháng)趨勢來(lái)看,SATA 標準至少可以滿(mǎn)足未來(lái)數年的要求了。

圖11并行ATA的線(xiàn)間串擾

  ●FireWire,圖像傳輸如虎添翼  FireWire(火線(xiàn))是1986年由蘋(píng)果公司起草的,1995年被美國電氣和電子工程師學(xué)會(huì )(IEEE)作為IEEE 1394推出,是USB之外的另一個(gè)高速串行通信標準。FireWire最早的應用目標為攝錄設備傳送數字圖像信號,目前應用領(lǐng)域已遍及DV、DC、DVD、硬盤(pán)錄像機、電視機頂盒以及家庭游戲機等。 FireWire傳輸線(xiàn)有6根電纜,兩對雙絞線(xiàn)形成兩個(gè)獨立的信道,另外兩根為電源線(xiàn)和地線(xiàn)。SONY公司對FireWire進(jìn)行改進(jìn),舍棄了電源線(xiàn)和地線(xiàn),形成只有兩對雙絞線(xiàn)的精簡(jiǎn)版FireWire,并給它起了個(gè)很好聽(tīng)的名字i.Link。

  FireWire數據傳輸率與USB相當,單信道帶寬為400Mbps,通信距離為4.5m。不過(guò),IEEE 1394b標準已將單信道帶寬擴大到800Mbps,在IEEE1394-2000新標準中,更是將其最大數據傳輸速率確定為1.6Gbps,相鄰設備之間連接電纜的最大長(cháng)度可擴展到100m。

  五、串行口能紅到哪天?

  閱讀本文之后,如果有人問(wèn)你關(guān)于串行通信與并行通信哪個(gè)更好的問(wèn)題,你也許會(huì )脫口而出:串行通信好!但是,我要告訴你,新型串行口之所以走紅,那是因為采用了四根信號線(xiàn)代替了傳統兩根信號線(xiàn)的信號傳輸方式,由單端信號傳輸轉變?yōu)椴罘中盘杺鬏數脑?,?ldquo;在相同頻率下并行通信速度更高”這個(gè)基本的道理是永遠不會(huì )錯的,通過(guò)增加位寬來(lái)提高數據傳輸率的并行策略仍將發(fā)揮重要作用。

  技術(shù)進(jìn)步周

而復始,以至無(wú)窮,沒(méi)有一項技術(shù)能夠永遠適用。電腦技術(shù)將來(lái)跨入THz時(shí)代后,對信號傳輸速度的要求會(huì )更高,差分傳輸技術(shù)是否還能滿(mǎn)足要求?是否需要另一種更好的技術(shù)來(lái)完成頻率的另一次突破呢?讓我們共同關(guān)注。

上一頁(yè) 1 2 下一頁(yè)

評論


技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>