嵌入式系統電源設計決巧，搞定電壓轉換!

可以方便地對信號實(shí)現下降轉換。如果輸入信號有較慢的上升沿和下降沿，則可能影響輸出信號的占空比。對于輸入信號的擺幅為0V至5V和5V至0V，但因為在VCC=3.3V下工作，所以它在3.3V閾值電平處切換。因此，在輸出占空比非常關(guān)鍵的應用領(lǐng)域(例如，某些時(shí)鐘應用領(lǐng)域)，可過(guò)壓器件就可能不是非常理想的轉換解決方案。

　?、釋W(xué)會(huì )使用FET轉換器連接3V總線(xiàn)與5V(TTL)

　　在電平轉換應用領(lǐng)域可以使用總線(xiàn)轉換器。對于不需要工作電流驅動(dòng)或需要非常短的傳播延遲的轉換應用領(lǐng)域，FET轉換器是其的理想選擇。

　　FET轉換器的優(yōu)點(diǎn)：傳播延遲短TVC器件(或配置為T(mén)VC的CBT)可用于沒(méi)有方向控制的雙向電平轉換。

　　比如：TI的CB3T系列器件在VCC=3.3V下工作時(shí)可用于從5V到3.3V的下降轉換，在VCC=2.5V下工作時(shí)可用于從5V或3.3V到2.5V的下降轉換。CB3T器件在某些應用領(lǐng)域可用于雙向轉換，如圖9所示。

　　圖12：連接3V總線(xiàn)與5V(TTL)總線(xiàn)的CB3T器件

　　訣竅：在圖12中，CB3T器件的工作電壓為3V。當將信號從5V總線(xiàn)傳輸到3V總線(xiàn)時(shí)，CB3T器件將輸出電壓鉗位到VCC(3V)。當將信號從3V總線(xiàn)傳輸到5V總線(xiàn)時(shí)，5V端的輸出信號被鉗位到大約2.8V，其對5VTTL器件是有效的VIH電平。

　　總結：嵌入式系統電源電路設計實(shí)現的方法有很多種，這里介紹的方案或者技巧不是最佳解決方案的情況下，應考慮其它解決方案。想說(shuō)的是，電源的很多指標是不可能同時(shí)兼顧的，往往需要在效率、噪聲性能、紋波、成本等方面進(jìn)行折中考慮，技巧不是萬(wàn)能的，某些需要的電源工作模式這就需要仔細研讀芯片手冊，在讀懂的基礎上靈活應用。