針對微控制器應用的采用FPGA的嵌入式應用
設計實(shí)現
面向映射、布局和布線(xiàn)(MPAR)的設計實(shí)現是利用供應商的工具套件完成。這一工具套件包含用于建立項目的項目導航器(Project Navigator),以及任何FPGA設計所必需的其它工具。在這種情況下,源文件被放置在左邊的窗口,項目處理在右邊的窗口進(jìn)行,但所有的窗口都是可??康?,以便用戶(hù)定制任何視圖。Log窗口記錄所有的處理,并列出在處理過(guò)程中產(chǎn)生的全部警告和錯誤信息。用戶(hù)可以通過(guò)下拉菜單或者工具欄中的圖標使用各種工具。圖7為L(cháng)attice公司ispLEVER工具套件中的Project Navigator。

圖7:ispLEVER項目導航器
實(shí)現工具(如Design Planner)可提供I/O和引腳設置、物理和邏輯視圖以及平面布局。TCL/TK腳本可以運行多次迭代以?xún)?yōu)化設計。Project Navigator中包含了靜態(tài)時(shí)序、邏輯調試和功率計算工具。
編程軟件
設計完成后,通過(guò)如圖8所示的編程軟件對硬件進(jìn)行編程。這個(gè)工具將提供直觀(guān)的用戶(hù)界面GUI,可自動(dòng)對系統主板進(jìn)行掃描,選擇必需的編程文件并執行合適的編程算法。通過(guò)供應商提供的SVF文件,該工具支持符合IEEE 1149.1標準的器件編程。對于大多數系統內可編程器件來(lái)說(shuō),該工具還可以生成IEEE 1532 ISC數據文件。

一旦實(shí)現了硬件,設計者將主要關(guān)注運行在嵌入式系統上的軟件。ISS可用來(lái)確定原型功能以及評估對存儲器資源的需求。當硬件集成、端口連接以及查找錯誤均完成之后,通常不需要再更改代碼。
在嵌入式系統的FPGA設計流程中,采用匯編器對更改的程序進(jìn)行再編譯,以建立FPGA片上指令或數據存儲配置的新存儲映像。然后通過(guò)一個(gè)簡(jiǎn)單的ECO將映像再次映射至FPGA的存儲塊。這樣設計者就能跳過(guò)耗時(shí)的綜合以及設計流程的布局布線(xiàn)階段。存儲器初始化工具將利用匯編器創(chuàng )建的新型16進(jìn)制或者2進(jìn)制映像重寫(xiě)存儲器配置。
一旦post-PAR數據庫被修改,則只需通過(guò)新的編程位流或者JEDEC對FPGA進(jìn)行再編程。
能夠控制內部寄存器以及在設計調試階段實(shí)現尋址是非常有用的。為達到這一目標,OrCAstra或JLINK接口等工具(如圖9和圖10所示)提供了功能強大、易于使用的方法。

圖9:JLINK寄存器文件接口GUI

圖10:JLINK Tap控制器接口GUI
本文小結
對于FPGA中的嵌入式微控制器設計而言,一個(gè)完整的系統設計需要一批強大的工具。本文中的例子采用了獨特的開(kāi)放源代碼微控制器匯編器和指令集仿真工具。領(lǐng)先的第三方廠(chǎng)商可提供綜合和仿真工具。用于創(chuàng )建和優(yōu)化設計的重要實(shí)現工具,以及有效的編程和設計調試形成了這一綜合設計套件,它是設計獲得成功的關(guān)鍵。
評論