dds正弦波信號發(fā)生器

數字頻率合成技術(shù)芯片ML2035 DDS(Digitai Direct Frequency Synthesis)是一種全數字化的頻率合成器，由相位累加器、波形ROM、D/A轉換器和低通濾波器構成。時(shí)鐘頻率給定后，輸出信號的頻率取決于頻率控制字；頻率分辨率取決于累加器位數；相位分辨率取決于ROM的地址線(xiàn)位數；幅度量化噪聲取決于ROM的數據位字長(cháng)和DIA轉換器位數等?；贒DS信號發(fā)生器有如下優(yōu)點(diǎn)：(1)頻率分辨率高，輸出頻點(diǎn)多，可達N個(gè)頻點(diǎn)(N為相位累加器位數)；(2)頻率切換速度快，可達μs量級；(3)頻率切換時(shí)相位連續；(4)可以輸出寬帶正交信號；(5)輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用；(6)可以產(chǎn)生任意波形；(7)全數字化便于集成，體積小，重量輕。 DDS的核心部件是相位累加器，它由N位加法器與N位相位寄存器構成，類(lèi)似一個(gè)簡(jiǎn)單的計數器。每來(lái)一個(gè)時(shí)鐘脈沖，相位寄存器的輸出就增加一個(gè)步長(cháng)的相位增量值，加法器將頻率控制數據與累加寄存器輸出的累加相位數據相加，把相加結果送至累加寄存器的數據輸入端。相位累加器進(jìn)入線(xiàn)性相位累加，累加至滿(mǎn)量程時(shí)產(chǎn)生一次計數溢出，這個(gè)溢出頻率即為DDS的輸出頻率。正弦查詢(xún)表是一種可編程只讀存儲器(PROM)，存儲的是以相位為地址的一個(gè)周期正弦信號的采樣編碼值和包含一個(gè)周期正弦波的數字幅度信息，每個(gè)地址對應于正弦波中0～360°范圍中的一個(gè)相位點(diǎn)。將相位寄存器的輸出與相位控制字相加，得到的數據，作為一個(gè)地址對正弦查詢(xún)表進(jìn)行尋址，查詢(xún)表把輸入的地址相位信息映射成正弦波幅度信號，驅動(dòng)DAC，輸出模擬信號。低通濾波器濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。隨著(zhù)電子工程領(lǐng)域的實(shí)際需要以及數字集成電路和微電子技術(shù)的發(fā)展，DDS技術(shù)日益顯露出它的優(yōu)越性。

ML2035就是Micro Linear公司的一款基于DDS技術(shù)的單片正弦信號發(fā)生芯片，它可以在幾乎不需要其他外圍器件的條件下，產(chǎn)生從直流到25kHz的正弦信號。該芯片具有如下特點(diǎn)：
●輸出正弦信號頻率為直流到25kHz；
●具有低增益誤差和低諧波畸變性能；
●具有3線(xiàn)SPI兼容性串行微處理器接口，并具有數據鎖存功能；
●具有不需要外圍器件的全集成解決方案功能；
●頻率分辨率可達1．5Hz(±0．75Hz)(當輸入時(shí)鐘頻率為12MHz時(shí))；
●自帶3～12MHz的內部晶振；
●具有同步和異步的數據加載功能。

該芯片兼容SPI通訊接口，通訊控制可以通過(guò)單片機或DSP以SPI協(xié)議模式寫(xiě)入需要的頻率，其通訊時(shí)序見(jiàn)圖2，各個(gè)電平的邏輯持續時(shí)間見(jiàn)表20芯片的數字接口部分，主要由移位寄存器和數據鎖存器組成。 SID引腳上的16bits數據字在時(shí)鐘SCK的上升沿時(shí)被送入16bits的移位寄存器。需要注意的是，應該先送最低位，最后送最高位。然后在LAI的下降沿觸發(fā)下，送入移位寄存器的數據被鎖存進(jìn)數據鎖存器。為了確保數據的有效鎖存，LAI的下降沿應該發(fā)生在SCI為"低"電平期間。同理，在SID數據移位寄存器期間，LAI應該保持"低"電平。

由于ML2035的控制字長(cháng)為16比特，因此根據DDS的原理，可推導出ML2035的輸出頻率關(guān)系式為：

相應地，ML2035的頻率分辨率(最小頻率)為

由DDS的基本原理可以知道，由于ML2035頻率分辨能力有限，輸出的正3S信號將有可能出現誤差。對于不同的參考時(shí)鐘，將產(chǎn)生不同程度的頻率誤差，表1中列舉了
ML2035的常用晶振下的頻率控制字和頻率誤差情況。

ML2035還具有電源"休眠"功能，可以有效提高電源的使用效率，這對于便攜式產(chǎn)品是極其有利的。當希望ML2035保持"休眠"時(shí)，可以向移位寄存器輸入全"0"，并向LATI加載"1"使其保持高電平。在這種情況下，ML2035的功耗可以降到11．5mW以下，而輸出正弦信號的幅度降到0V。需要提及的是，在電路設計中應該對ML2035的電源輸入端進(jìn)行電源去耦處理。

芯片的引腳分布見(jiàn)圖1，該芯片只有八個(gè)引腳，高度的集成技術(shù)，實(shí)現了不需要外圍元件的特點(diǎn)，該芯片的引腳功能介紹如下：

腳①：VSS，接地；
腳②：SCK，串行時(shí)鐘輸入引腳：
腳③：SID，串行數據輸入引腳；
腳④：LATI，通訊數據鎖存輸入引腳(下降沿)；
腳⑤：Vcc，正電源供電引腳(+5V)
腳⑥：VOUT，模擬輸出，輸出擺幅為vcc/2；
腳⑦：GND，全部輸入輸出的參考點(diǎn)引腳；
腳⑧：CLKIN，外部時(shí)鐘輸入引腳，該引腳可接入3～12MHz的數字時(shí)鐘信號。