嵌入式ARM多核處理器并行化方法

3并行化性能分析

3.1實(shí)驗環(huán)境介紹

本文采用德州儀器(Texas Instruments)的OMAP4430嵌入式開(kāi)發(fā)平臺。OMAP443O為嵌入式多核處理器，擁有對稱(chēng)多處理雙核ARM處理器(Dual-core ARM Cortex-A、一級緩存32 KB、二級緩存1 MB，嵌入式操作系統采用Ubuntul2.O4內核，編譯器為arm-linux-gnueabihf-gcc，使用GNU gprof獲取算法執行時(shí)間。

3.2性能測試

如下式所示，采用計算加速比的方式來(lái)分析并行優(yōu)化的性能，加速比數值越大表示算法的并行程度越高，最低為1.性能測試采用4個(gè)算法版本，包括串行版本、并行2線(xiàn)程、并行4線(xiàn)程和緩存優(yōu)化版，從不同角度來(lái)分析性能。

如圖4所示，從折線(xiàn)圖可以看出，3種并行化優(yōu)化算法相對于串行版本，算法的并行性能都有較大提升，如表1所列，其并行加速比分別為1.30、1.29和1.21.對任務(wù)并行優(yōu)化方案而言，分別使用2線(xiàn)程和4線(xiàn)程版本進(jìn)行測試，從加速比的分析結果看來(lái)，2線(xiàn)程版本較4線(xiàn)程版本略好。理論上并行線(xiàn)程的數目越多性能越好，但本文采用OMAP443O只有兩個(gè)對稱(chēng)多處理核心，即使算法擁有4個(gè)并行線(xiàn)程，但實(shí)際執行的線(xiàn)程只有2個(gè)，同時(shí)4個(gè)線(xiàn)程在獲取2個(gè)物理處理器時(shí)存在競爭關(guān)系，因而造成性能較之2線(xiàn)程版本有所下降。

圖4算法執行時(shí)間

評價(jià)并行算法優(yōu)劣還需考慮算法的負載均衡性，如表1、表2所列，緩存優(yōu)化方案標準差遠遠小于任務(wù)并行化方案。究其原因，對于任務(wù)并行化方案而言，不同的測試數據以及劃分算法(partition)對區間的劃分有重要影響，從而造成任務(wù)執行時(shí)間變化范圍很大;對于緩存優(yōu)化方案而言，其實(shí)質(zhì)是數據并行，其每一個(gè)任務(wù)都是根據緩存大小進(jìn)行劃分，因此每一個(gè)任務(wù)處理的數據規?；疽恢?，每一個(gè)任務(wù)執行的時(shí)間更確定，但由于并行任務(wù)執行完成后，需要對數據進(jìn)行歸并，造成一定的性能下降。

結語(yǔ)

本文通過(guò)對嵌入式多核處理器硬件結構的分析，從對稱(chēng)多處理角度對串行快速排序算法進(jìn)行并行化優(yōu)化，取得了很好的效果。

以ARM雙核處理器(OMAP4430)作為測試平臺，從任務(wù)并行和緩存優(yōu)化實(shí)現并行優(yōu)化，從性能測試的結果看，任務(wù)并行具有良好的加速比，但負載均衡性差，并行線(xiàn)程數目不應超過(guò)物理處理器核的數目，過(guò)多的并行線(xiàn)程競爭處理器資源，造成性能下降。緩存優(yōu)化具有良好的負載均衡性，但需要后續進(jìn)行歸并操作，造成性能有所下降。

總之，在嵌入式多核處理器上進(jìn)行并行化優(yōu)化，一方面要充分發(fā)掘嵌人式多核處理器的并行性能，提高程序的并行性;另一方面也要考慮程序算法的負載均衡性，確保在不同應用環(huán)境中程序性能一致。