嵌入式系統設計師考試筆記之基礎知識篇

(3)CISC與RISC的特點(diǎn)比較(參照教程22頁(yè))。

計算機執行程序所需要的時(shí)間P可以用下面公式計算：

P=I×CPI×T

I：高級語(yǔ)言程序編譯后在機器上運行的指令數。

CPI：為執行每條指令所需要的平均周期數。

T：每個(gè)機器周期的時(shí)間。

(4)流水線(xiàn)的思想：在CPU中把一條指令的串行執行過(guò)程變?yōu)槿舾芍噶畹淖舆^(guò)程在CPU中重疊執行。

(5)流水線(xiàn)的指標：

吞吐率：?jiǎn)挝粫r(shí)間里流水線(xiàn)處理機流出的結果數。如果流水線(xiàn)的子過(guò)程所用時(shí)間不一樣長(cháng)，則吞吐率應為最長(cháng)子過(guò)程的倒數。

建立時(shí)間：流水線(xiàn)開(kāi)始工作到達最大吞吐率的時(shí)間。若m個(gè)子過(guò)程所用時(shí)間一樣，均為t，則建立時(shí)間T=mt。

(6)信息存儲的字節順序

A、存儲器單位：字節(8位)

B、字長(cháng)決定了微處理器的尋址能力，即虛擬地址空間的大小。

C、32位微處理器的虛擬地址空間位232，即4GB。

D、小端字節順序：低字節在內存低地址處，高字節在內存高地址處。

E、大端字節順序：高字節在內存低地址處，低字節在內存高地址處。

F、網(wǎng)絡(luò )設備的存儲順序問(wèn)題取決于OSI模型底層中的數據鏈路層。

6、邏輯電路基礎

(1)根據電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時(shí)序邏輯電路。

(2)組合邏輯電路：電路在任一時(shí)刻的輸出，僅取決于該時(shí)刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無(wú)關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。

(3)時(shí)序邏輯電路：電路任一時(shí)刻的輸出不僅與該時(shí)刻的輸入有關(guān)，而且還與該時(shí)刻電路的狀態(tài)有關(guān)。因此，時(shí)序電路中必須包含記憶元件。觸發(fā)器是構成時(shí)序邏輯電路的基礎。常用的時(shí)序邏輯電路有寄存器和計數器等。

(4)真值表、布爾代數、摩根定律、門(mén)電路的概念。(教程28、29頁(yè))

(5)NOR(或非)和NAND(與非)的門(mén)電路稱(chēng)為全能門(mén)電路，可以實(shí)現任何一種邏輯函數。

(6)譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò )。

每輸入一個(gè)n位的二進(jìn)制代碼，在m個(gè)輸出端中最多有一個(gè)有效。

當m=2n是，為全譯碼;當m2n時(shí)，為部分譯碼。

(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門(mén)電路直接驅動(dòng)LED時(shí)，較多采用低電平驅動(dòng)方式。液晶七段字符顯示器LCD利用液晶有外加電場(chǎng)和無(wú)外加電場(chǎng)時(shí)不同的光學(xué)特性來(lái)顯示字符。

(8)時(shí)鐘信號是時(shí)序邏輯的基礎，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時(shí)鐘控制系統中的主要制約條件。

(9)在選用觸發(fā)器的時(shí)候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：

電平觸發(fā)方式：具有結構簡(jiǎn)單的有點(diǎn)，常用來(lái)組成暫存器。

邊沿觸發(fā)方式：具有很強的抗數據端干擾能力，常用來(lái)組成寄存器、計數器等。

7、總線(xiàn)電路及信號驅動(dòng)

(1)總線(xiàn)是各種信號線(xiàn)的集合，是嵌入式系統中各部件之間傳送數據、地址和控制信息的公共通路。在同一時(shí)刻，每條通路線(xiàn)路上能夠傳輸一位二進(jìn)制信號。按照總線(xiàn)所傳送的信息類(lèi)型，可以分為：數據總線(xiàn)(DB)、地址總線(xiàn)(AB)和控制總線(xiàn)(CB)。

(2)總線(xiàn)的主要參數：

總線(xiàn)帶寬：一定時(shí)間內總線(xiàn)上可以傳送的數據量，一般用MByte/s表示。

總線(xiàn)寬度：總線(xiàn)能同時(shí)傳送的數據位數(bit)，即人們常說(shuō)的32位、64位等總線(xiàn)寬度的概念，也叫總線(xiàn)位寬?？偩€(xiàn)的位寬越寬，總線(xiàn)每秒數據傳輸率越大，也就是總線(xiàn)帶寬越寬。

總線(xiàn)頻率：工作時(shí)鐘頻率以MHz為單位，工作頻率越高，則總線(xiàn)工作速度越快，也即總線(xiàn)帶寬越寬。

總線(xiàn)帶寬 = 總線(xiàn)位寬×總線(xiàn)頻率/8， 單位是MBps。

常用總線(xiàn)：ISA總線(xiàn)、PCI總線(xiàn)、IIC總線(xiàn)、SPI總線(xiàn)、PC104總線(xiàn)和CAN總線(xiàn)等。

(3)只有具有三態(tài)輸出的設備才能夠連接到數據總線(xiàn)上，常用的三態(tài)門(mén)為輸出緩沖器。

(4)當總線(xiàn)上所接的負載超過(guò)總線(xiàn)的負載能力時(shí)，必須在總線(xiàn)和負載之間加接緩沖器或驅動(dòng)器，最常用的是三態(tài)緩沖器，其作用是驅動(dòng)和隔離。

(5)采用總線(xiàn)復用技術(shù)可以實(shí)現數據總線(xiàn)和地址總線(xiàn)的共用。但會(huì )帶來(lái)兩個(gè)問(wèn)題：

A、需要增加外部電路對總線(xiàn)信號進(jìn)行復用解耦，例如：地址鎖存器。

B、總線(xiàn)速度相對非復用總線(xiàn)系統低。

(6)兩類(lèi)總線(xiàn)通信協(xié)議：同步方式、異步方式。

(7)對總線(xiàn)仲裁問(wèn)題的解決是以?xún)?yōu)先級(優(yōu)先權)的概念為基礎。

8、電平轉換電路

(1)數字集成電路可以分為兩大類(lèi)：雙極型集成電路(TTL)、金屬氧化物半導體(MOS)。

(2)CMOS電路由于其靜態(tài)功耗極低，工作速度較高，抗干擾能力較強，被廣泛使用。

(3)解決TTL與CMOS電路接口困難的辦法是在TTL電路輸出端與電源之間接一上拉電阻R，上拉電阻R的取值由TTL的高電平輸出漏電流IOH來(lái)決定，不同系列的TTL應選用不同的R值。

9、可編程邏輯器件基礎(具體參見(jiàn)教程51到61頁(yè))

這方面的內容，從總體上有個(gè)概念性的認識應該就可以了。

10、嵌入式系統中信息表示與運算基礎

(1)進(jìn)位計數制與轉換：這樣比較簡(jiǎn)單，也應該掌握怎么樣進(jìn)行換算，有出題的可能。

(2)計算機中數的表示：源碼、反碼與補碼。

正數的反碼與源碼相同，負數的反碼為該數的源碼除符號位外按位取反。

正數的補碼與源碼相同，負數的補碼為該數的反碼加一。

例如-98的源碼：11100010B

反碼：10011101B

補碼：10011110B

(3)定點(diǎn)表示法：數的小數點(diǎn)的位置人為約定固定不變。

浮點(diǎn)表示法：數的小數點(diǎn)位置是浮動(dòng)的，它由尾數部分和階數部分組成。

任意一個(gè)二進(jìn)制N總可以寫(xiě)成：N=2P×S。S為尾數，P為階數。

(4)漢字表示法(教程67、68頁(yè))，搞清楚GB2318-80中國標碼和機內碼的變換。

(5)語(yǔ)音編碼中波形量化參數(可能會(huì )出簡(jiǎn)單的計算題目哦)

采樣頻率：一秒內采樣的次數，反映了采樣點(diǎn)之間的間隔大小。

人耳的聽(tīng)覺(jué)上限是20kHz，因此40kHz以上的采樣頻率足以使人滿(mǎn)意。

CD唱片采用的采樣頻率是44.1kHz。

測量精度：樣本的量化等級，目前標準采樣量級有8位和16位兩種。