<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
面向USB3.0的新型ESD防護設計
作者：
時(shí)間：2010-12-07
來(lái)源：網(wǎng)絡(luò )
收藏
USB3.0電纜結構
圖 2a：USB3.0電纜結構。
超高速數據傳輸系統面臨的一個(gè)最嚴峻的問(wèn)題,是確保在接收端實(shí)現一定程度的信號完整性。很高的信號完整性有助于實(shí)現很低的誤碼率(例如,對于 USB3.0超高速模式，典型誤碼率為1E-12)。眼圖描述了信號完整性的特性。在擁有無(wú)限帶寬的完美系統中，眼圖完全張開(kāi)。在實(shí)際的系統中，發(fā)送和接收阻抗(90歐姆差分阻抗)以及發(fā)送側和接收側的所有寄生電容，限制了信號的上升時(shí)間/下降時(shí)間。這些寄生電容存在于USB3.0收發(fā)器內部和/或PCB 外部。不匹配的PCB線(xiàn)路、USB3.0連接器或其它并聯(lián)電容器等，均會(huì )造成外部寄生電容。因此，這些額外的并聯(lián)電容器必須盡可能小。還必須考慮到USB3.0電纜的低通頻率響應(圖2b)。為抵消高頻內容的衰減，可在發(fā)送側和接收側利用專(zhuān)用均衡器改變信號。這些措施均有助于加快信號上升和下降邊的速度，從而得到張得更開(kāi)的眼圖(即更高的信號完整性)(見(jiàn)圖3a和圖3b)。
為實(shí)現適當的信號完整性性能，TVS二極管的電容必須很低，但TVS二極管也必須提供較高的ESD包含水平。
圖4a、b為整個(gè)USB3.0鏈路的眼圖模擬圖(誤碼率為1E-6)。在圖4a中，所用的接收信號是在未經(jīng)接收端均衡器處理之前。在圖4b中，所用的接收信號是經(jīng)接收端均衡器處理之后。紅色的內輪廓線(xiàn)所示為用外推法得到的誤碼率為1E-12時(shí)的眼圖張開(kāi)程度。紅紫色輪廓線(xiàn)為USB3.0技術(shù)規范中規定的超高速一致性測試的有效值。比較這兩個(gè)眼圖，在接收端使用均衡器的效果顯而易見(jiàn)。
圖4a：未經(jīng)接收端均衡器處理之前的信號眼圖。 圖4b：經(jīng)接收端均衡器處理之后的信號眼圖。
圖4a：未經(jīng)接收端均衡器處理之前的信號眼圖。 圖4b：經(jīng)接收端均衡器處理之后的信號眼圖。
超高速鏈路和USB2.0傳輸鏈路采用了差分耦合90歐姆線(xiàn)路。鏈路內部的阻抗不匹配造成的信號反射會(huì )降低信號完整性。為避免出現這種情況，包括USB3.0電纜在內的整個(gè)布局設計，應當實(shí)現90歐姆差分阻抗匹配。
為盡量減少斜率下降，并且提供相同的延遲時(shí)間，所有差分耦合線(xiàn)路均必須為相同的長(cháng)度。對USB3.0電纜而言，這一點(diǎn)尤為重要。斜率下降的多會(huì )降低信號完整性，從而導致所謂的“差模共模信號轉換”。所產(chǎn)生的共模信號會(huì )影響EMI測試的順利進(jìn)行。阻抗匹配的適當布局設計，能避免這些問(wèn)題。
USB3.0超高速鏈路和USB2.0鏈路的布局布線(xiàn)考慮
在整個(gè)USB3.0鏈路的布局布線(xiàn)設計中，應考慮下列因素：(1)所有PCB線(xiàn)路和互連電纜均采用完全阻抗匹配的90歐姆差分設計。(2)必須最大限度地減少非差分耦合線(xiàn)路。(2)非差分耦合線(xiàn)路會(huì )嚴重影響眼圖的內眼張開(kāi)程度。(3)90歐姆差分耦合PCB線(xiàn)路的線(xiàn)路寬度和線(xiàn)路間隔不應太窄，以避免造成額外的損耗，同時(shí)便于生產(chǎn)。從生產(chǎn)的角度而言，差分線(xiàn)路的理想線(xiàn)路寬度為0.3毫米，線(xiàn)路間隔為0.2毫米，這會(huì )形成200微米的電介質(zhì)高度(假設FR4，且er=4)。(4)差分耦合鏈路的正電和負電線(xiàn)路(包括USB3.0電纜)之間的延遲(線(xiàn)路長(cháng)度)完全相同(最大限度地減少斜率下降)。對于保持很高的信號完整性和避免生成共模信號，這一點(diǎn)很重要。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論