基于MC8051內核的便攜幅頻特性測試儀設計

3 系統軟件設計
系統軟件設計主要完成對正弦查找表IP核的初始化、峰值檢波程序的設計、異步FIFO設計、FPGA與異步FIFO的通信協(xié)議設計以及同步顯示等問(wèn)題。軟件設計總體框圖如圖4所示。

3.1 51內核的初始化配置
51內核采用完全同步的設計方案，在統一的時(shí)鐘信號下控制每一個(gè)存儲單元的讀寫(xiě)操作。根據51內核處理速度的要求，在設計中使用20 MHz的時(shí)鐘，時(shí)鐘信號通過(guò)系統總時(shí)鐘分頻得到。設計中，首先在Keil編程環(huán)境中編譯C語(yǔ)言代碼，該代碼主要負責LCD的初始化并將FPGA采集得到的實(shí)時(shí)數據進(jìn)行譯碼和顯示。編譯后生成的.hex文件經(jīng)相應的格式轉換，生成FPGA的ROM資源可加載的.coe文件類(lèi)型。
通過(guò)Xilinx提供的Core Generator工具，對IP核使用的DATA、XDATA和CODE三種存儲區進(jìn)行初始化配置，存儲區的大小設置要以C語(yǔ)言程序所消耗的存儲資源以及FPGA內部Block Memory資源總的大小而定。本系統中所有存儲區的數據寬度均設置為8位，其中各存儲區對應的地址信號寬度為7位、11位和14位。將CODE區配置為只讀模式（Read Only），用于存放51內核的指令代碼，并載入已經(jīng)生成的.coe文件。經(jīng)綜合、翻譯、映射、布局布線(xiàn)和生成編程文件完成51內核的設計過(guò)程[3]。
在51內核中實(shí)現彩屏液晶的顯示控制和數據譯碼顯示，可以大大減小因彩屏初始化時(shí)序復雜和FPGA在人機交互界面設計中的不靈活性而帶來(lái)的難度[4]。同時(shí)，采用C代碼對液晶屏進(jìn)行操作具有廣泛的通用性和可擴展性，當LCD的型號改變時(shí)，只需對初始化控制字稍作修改就可以實(shí)現顯示控制。
3.2 峰值檢波模塊
系統采用軟件編程的方法實(shí)現峰值檢波的功能。首先將掃頻區間等分，逐個(gè)測量等分點(diǎn)處的信號峰值并將計算出的增益存入FIFO中，當一次掃描結束后就能獲得系統的幅頻特性數據。
在對信號最值電壓進(jìn)行測量之前，由于信號很容易受到干擾，所以不排除信號會(huì )發(fā)生抖動(dòng)的可能?；谶@個(gè)原因，在測量前采用簡(jiǎn)易濾波對信號進(jìn)行平滑處理，以減少最值測量的誤差。這里采用取均值的方法。對輸入信號依次取值、保存，形成一個(gè)新的信號，該信號電壓由原輸入信號的前兩個(gè)時(shí)鐘所得電壓和后兩個(gè)時(shí)鐘所得電壓之和取均值得到。對信號進(jìn)行簡(jiǎn)易平滑處理后，所產(chǎn)生的新信號作為最值測量的基準信號。信號整形后得到標準的方波信號，該信號的一個(gè)周期剛好對應輸入信號的兩個(gè)周期，其中高電平和低電平各對應一個(gè)周期。
信號電壓的峰峰值即為最大值減去最小值。但是，信號經(jīng)過(guò)A/D轉換器量化以后，所得到的值為12位偏碼，擴展成為16位偏碼，“1111111111111111”表示電壓為2 V，“1000000000000000”表示電壓為0 V，“0000000000000000”表示電壓為－2 V。如果直接將最大值和最小值的偏碼相減，結果會(huì )出現錯誤。因此采用先將最小值（電壓負值）變?yōu)橄鄳碾妷赫档姆椒?，即?br />
其中B表示最小值，A表示相應的電壓正值，然后再將相應的電壓正值與最大值相加，即為信號電壓的峰峰值。
3.3 異步FIFO設計
A/D采集數據的數據率很高，本文中系統時(shí)鐘為40 MHz，采集數據寬度為12位，這樣每秒采集的數據量為40 M×12 bit/8=60 MB/s，如此高速的數據流遠遠超出了51內核的處理能力。為保證51內核讀取數據的有效性和可靠性，系統中使用異步FIFO對數據進(jìn)行緩存。FIFO的設計是通過(guò)配置FPGA內部的Block RAM資源實(shí)現的[5，6]。為了實(shí)現邊采集邊顯示的目的，配置兩塊相同的FIFO，大小均為512×8 bit。在讀寫(xiě)時(shí)鐘的控制下，通過(guò)讀使能和寫(xiě)使能信號的設置，使得在同一時(shí)刻始終有一塊FIFO在進(jìn)行寫(xiě)操作，而另一塊FIFO將寫(xiě)滿(mǎn)的數據讀出。對于同一塊FIFO不允許讀寫(xiě)信號同時(shí)有效，這樣接收和讀取A/D數據并交給51內核處理可以同時(shí)進(jìn)行，從而保證數據傳輸的連續性。
4 系統調試和測試
在完成了系統的硬件和軟件設計以后，需要進(jìn)行調試和測試。在測試時(shí)，使用一階LC低通濾波網(wǎng)絡(luò )，從所得到的頻率特性曲線(xiàn)可以看出，系統主界面顯示穩定，顏色信息豐富。當切換到系統狀態(tài)設置或測試信息顯示界面時(shí)，可以對激勵信號的掃頻范圍、步進(jìn)值、掃描時(shí)間等參數進(jìn)行設置，同時(shí)還可以通過(guò)按鍵輸入頻點(diǎn)的方式查詢(xún)各頻點(diǎn)對應的增益，且具有較高的測試精度。
系統實(shí)現了在FPGA和51內核的平臺下進(jìn)行便攜式幅頻特性測試儀的總體設計。對設計中的核心模塊進(jìn)行調試，如51內核、TFT-LCD液晶、異步FIFO等。測試表明，系統工作穩定、測量精度高、實(shí)時(shí)性強，且硬件電路結構簡(jiǎn)單。目前系統已經(jīng)應用到某型變壓器繞組的幅頻特性測試中，并取得了良好的測試效果。本文打破了以時(shí)序仿真和功能驗證為目的的51內核研究，將51內核合理應用到電子系統設計實(shí)例中，并取得了成功，對于以后更加復雜的電子系統設計提供了參考和依據。
參考文獻
[1] 徐慧，王金海，王巍.基于FPGA的8051 IP核的設計與實(shí)現[J].計算機技術(shù)與發(fā)展，2009，19(3)：42-45.
[2] A-Si TFT LCD Single Chip Driver 240RGB×320 Resolution and 262K color Datasheet Preliminary[R]，ILI TECHNOLOGY CORP.
[3] MC8051 IP Core Synthesizable VHDL Microcontroller IP-Core User Guide[R].http：//oregano.at/services/8051.htm.
[4] 高恭嫻，胡國兵.基于SoPC的彩色液晶顯示控制器的設計[J].液晶與顯示，2010，25(1)：79-84.
[5] 褚改霞，潘衛，王棟.基于FPGA的多路數字信號分接器的設計[J].電子技術(shù)應用，2009，27(5)：50-5.
[6] 唐清善，費瑋瑋.基于FPGA的高速異步FIFO的設計與實(shí)現[J].微計算機信息，2009(29).