基于A(yíng)DV7183A視頻采集系統的設計
加入技術(shù)交流群
系統采用美國德州儀器公司推出的TMS320C6416。TMS320C6713是德州儀器公司推出的一款浮點(diǎn)型高性能DSP，開(kāi)發(fā)工具為CCS，它與FPGA的傳輸主要通過(guò)中斷控制引腳GP5／。EXT-INT5，片選信號TACE2，AECLKOUT時(shí)鐘引腳，64位數據線(xiàn)，20位地址線(xiàn)，還有GPTO口。
設計方案中FPGA與DSP的傳輸選擇異步雙口RAM。
RAM設計：寫(xiě)時(shí)鐘為L(cháng)LCC1：27 MHz，寫(xiě)使能為320×256有效數據期間，讀時(shí)鐘是DSP的時(shí)鐘，讀使能是寫(xiě)完一幀圖像后開(kāi)始讀，并由DSP的片選信號讀取，通過(guò)中斷來(lái)連接FPGA和DSP，寫(xiě)完81 920個(gè)數據后給DSP的中斷控制引腳GP5／EXT-INT5發(fā)中斷，中斷可以是上升沿也可以為下降沿，此方案中選擇了下降沿，DSP在中斷控制引腳上檢測到下降沿后，DSP認為收到中斷，開(kāi)始讀數據，片選信號TACE2有效，從收到中斷到TACE2有效，此期間會(huì )有一個(gè)延遲，但不影響讀數據。
DSP設計：數據線(xiàn)使用低8位，即AEDO-AED7，地址線(xiàn)不連接，與FPGA的通信設置為異步，設置讀取的數據為81 920，DSP在片選信號TACE2有效期間為DSP讀數據，由于TACE2為低電平有效，而雙口RAM的讀使能是高電平有效，因此需要將片選信號取反后才能作為讀使能，DSP以100 MHz進(jìn)行讀數，當讀完后DSP的片選信號自動(dòng)拉高。讀取數據結束，STP如圖3所示。本文引用地址：http://dyxdggzs.com/article/194475.htm
(2)CCS可以根據圖像數據顯示圖像，因此把傳輸過(guò)來(lái)的數據進(jìn)行顯示，驗證采樣的正確與否。DSP讀完后顯示灰度圖像，相機拍出的原始圖像和隔點(diǎn)采樣后DSP顯示的圖像如圖4和圖5所示。
由圖中可以看出，采樣的數據可以很好地顯示攝像機所拍圖像，表明采樣方法是正確的。
4 結束語(yǔ)
本視頻采集系統利用FPGA對視頻解碼芯片進(jìn)行設置，具有小型化、低功耗、靈活性等特點(diǎn)，采用ADV7183A作為視頻解碼芯片。同時(shí)，作為視頻輸入前端，將彩色攝像頭的模擬視頻源轉換成8 bit的ITU-BT656的YCrCb型4：2：2視頻數據，并進(jìn)行隔點(diǎn)采樣得到320×256的圖像，實(shí)現了FPGA與DSP的接口設計，將隔點(diǎn)采樣得到的數據傳輸給DSP，由DSP顯示圖像達到了設計要求，能夠為后來(lái)的去噪聲和背景抑制等濾波處理提供良好的數字視頻數據。
評論