32位ARM嵌入式處理器的調試技術(shù)

隨著(zhù)對高處理能力、實(shí)時(shí)多任務(wù)、網(wǎng)絡(luò )通信、超低功耗需求的增長(cháng)，傳統8位機已遠遠滿(mǎn)足不了新產(chǎn)品的要求，高端嵌入式處理器已經(jīng)進(jìn)入了國內開(kāi)發(fā)人員的視野，并在國內得到了普遍的重視和應用。ARM內核系列處理器是由英國ARM公司開(kāi)發(fā)授權給其他芯片生產(chǎn)商進(jìn)行生產(chǎn)的系統級芯片。目前在嵌入式32位處理器市場(chǎng)中已經(jīng)達到70%的份額。筆者在對三星公司的ARM7芯片技術(shù)調試的過(guò)程中，對這些高端嵌入式系統的調試技術(shù)進(jìn)行了總結。

傳統的調試工具及方法存在過(guò)分依賴(lài)芯片引腳、不能在處理器高速運行下正常工作、占用系統資源且不能實(shí)時(shí)跟蹤和硬件斷點(diǎn)、價(jià)格過(guò)于昂貴等弊端。目前嵌入式高端處理器的使用漸趨普及。這些處理器常常運行在100MHz，并且一些內部控制以及內部存儲器的總線(xiàn)信號并不體現在外部引腳上。這種片上系統（System on Chip）、深度嵌入、軟件復雜的發(fā)展趨勢給傳統的調試工具帶來(lái)了極大的挑戰，也給嵌入式處理器開(kāi)發(fā)工程師的工作帶來(lái)了不便，這就需要更先進(jìn)的調試技術(shù)和工具進(jìn)行配套。本文將詳細介紹在A(yíng)RM處理器中采用的幾種片上調試技術(shù)（on-chip debugger）。這些片上調試技術(shù)通過(guò)在芯片的硬件邏輯中加入調試

模塊，從而能夠降低成本，實(shí)現傳統的在線(xiàn)仿真器和邏輯分析儀器的功能，并在一定的條件下實(shí)現實(shí)時(shí)跟蹤和分析，進(jìn)行軟件代碼的優(yōu)化。

1 邊界掃描技術(shù)（JTAG）

邊界掃描技術(shù)是為了滿(mǎn)足當今深度嵌入式系統調試的需要而被IEEE1149.1標準所采納，全稱(chēng)是標準測試訪(fǎng)問(wèn)接口與邊界掃描結構（Standard Test Access Portand Boundary Scan Architecture）。JTAG遵循1149.1標準，是面向用戶(hù)的測試接口，是ARM處理器調試的基礎。本文提到的ARM的E-TRACE調試模式實(shí)際上是JTAG的增強版本，其它一些32位嵌入式處理器的調試方式也基本上遵循這個(gè)標準。這個(gè)用戶(hù)接口一般由4個(gè)引腳組成：測試數據輸入（TDI）、測試數據輸出（TDO）、測試時(shí)鐘（TCK）、測試模式選擇引腳（TMS），有的還加了一個(gè)異步測試復位引腳（TRST）。其體系結構如圖1。

所謂邊界掃描就是將芯片內部?jì)瓤扑械囊_通過(guò)邊界掃描單元（BSC）串接起來(lái)，從JTAG的TDI引入，TDO引出。芯片內的邊界掃描鏈由許多的BSC組成，通過(guò)這些掃描單元，可以實(shí)現許多在線(xiàn)仿真器的功能。根據1149.1的規定，芯片內的片上調試邏輯通常包括一個(gè)測試訪(fǎng)問(wèn)接口控制器（TAP）。它是一個(gè)16狀態(tài)的有限狀態(tài)機以及測試指令寄存器、數據寄存器、旁路寄存器和芯片標識寄存器等。在正常模式下，這些測試單元（BSC）是不可見(jiàn)的。一旦進(jìn)入調試狀態(tài)，調試指令和數據從TDI進(jìn)入，沿著(zhù)測試鏈通過(guò)測試單元送到芯片的各個(gè)引腳和測試寄存器中，通過(guò)不同的測試指令來(lái)完成不同的測試功能。包括用于測試外部電氣連接和外圍芯片功能的外部模式以及用于芯片內部功能測試（對芯片生產(chǎn)商）的內部模式，還可以訪(fǎng)問(wèn)和修改CPU寄存器和存儲器，設置軟件斷點(diǎn)，單步執行，下載程序等。其優(yōu)點(diǎn)如下：