基于CPLD的鍵盤(pán)控制器設計

當同一列上的2個(gè)按鍵同時(shí)按下時(shí)，就可以避免在可編程邏輯器件LC4128V的兩個(gè)引腳上發(fā)生高低電平短接的非法情況。
3．2 編碼器的仿真波形
編碼器的仿真波形如圖7所示。

在圖7中，當鍵盤(pán)的第一行掃描電平為低時(shí)，根據4×4鍵盤(pán)的掃描原理，只有當第一列的第一個(gè)鍵被按下時(shí)，C1才能為低。相應的編碼電路輸出K3K2K1KO值為0001。只有當第二列的第一個(gè)鍵被按下時(shí)，C2才能為低，此時(shí)K3K2K1K0值為0010。同理，當C3，C4分別為低時(shí)，K3K2K1K0值依次為0011，0100。依此方式編碼便可得到前15個(gè)按鍵的鍵值，而第16個(gè)按鍵的鍵值就要通過(guò)R4和L4相或非后產(chǎn)生單片機中斷信號，通知單片機來(lái)讀取它的鍵值0000。
3．3去抖動(dòng)電路的仿真波形
去抖動(dòng)電路的仿真波形如圖8所示。

在圖8中，當按鍵過(guò)程中發(fā)生抖動(dòng)時(shí)，經(jīng)過(guò)去抖動(dòng)電路處理，DELYOUTl一直保持低電平?？梢?jiàn)，抖動(dòng)對鍵值的讀取并不產(chǎn)生影響。
3．4 鍵盤(pán)控制器的整體仿真波形
鍵盤(pán)控制器的整體仿真波形如圖9所示。