基于DSP的JPEG視頻壓縮系統的實(shí)現
TPS76801能給CPU內核提供最大1 A的電流,電壓在1.2~3 V范圍內可調。本文引用地址:http://dyxdggzs.com/article/191911.htm
調整TPS76801的輸入電阻值得到1.6 V,1.35 V,1.2 V的核電壓,DSP相應工作在200 MHz,144 MHz,108 MHz的頻率下。而TPS75833能提供最高3 A的I/O電流,對于低功耗的TMS320VC5509A,這已足夠保證其工作在最大負荷狀態(tài)。
4 系統軟件設計
該系統軟件設計的主要功能是實(shí)時(shí)采樣現場(chǎng)的視頻信號,然后對網(wǎng)像數據編碼壓縮并通過(guò)USB總線(xiàn)或RS232串口將圖像數據傳送給主機。系統主程序流程如圖5所示,該系統軟件設計可分為系統初始化、圖像采集、壓縮編碼和數據傳輸4個(gè)主要模塊。
系統上電后,DSP首先初始化,初始化主要包括:通過(guò)I2C總線(xiàn)初始化SAA7111,設置其工作模式;空間分配,EMIF的配置以保證外部存儲器的正常訪(fǎng)問(wèn);配置USB模塊;設定DMA通道以及設定外部中斷。然后DSP等待FPGA的中斷。當DSP接收到FPGA的中斷后,DSP設定標志寄存器,啟動(dòng) DMA讀取數據,并進(jìn)行編碼。當編碼結束后,DSP把數據交付USB模塊,通過(guò)USB總線(xiàn)傳送至上位機,同時(shí)DSP向FPGA發(fā)送空閑信號,通知FPGA 繼續發(fā)送下一幀。
5 JPEG優(yōu)化
JPEG算法在DSP上實(shí)現需要解決編碼速度問(wèn)題。片上內存資源的有限性使得大部分的程序代碼和數據不得不放在片外,大量的圖像數據在慢速的SDRAM存儲器中,對其訪(fǎng)問(wèn)和算術(shù)運算是影響系統性能的關(guān)鍵因素之一。因此,應從內存分配和代碼優(yōu)化兩個(gè)方面來(lái)優(yōu)化程序,提高編碼效率。
5.1 數據內存優(yōu)化
由于VC5509A的片上存儲器包括32 Kx16位DARAM,96 Kx16位SARAM,共128 K位的存儲空間。其中DARAM為雙訪(fǎng)問(wèn)內存,即在一個(gè)周期內可完成兩次數據訪(fǎng)問(wèn),SARAM為單訪(fǎng)問(wèn)內存,即在一個(gè)周期內只能完成一次數據訪(fǎng)問(wèn),片外內存為擴展的SDRAM,訪(fǎng)問(wèn)其需要額外的等待時(shí)間,執行效率比較低。因此在算法設計中應合理安排內存分配,盡量將訪(fǎng)問(wèn)頻繁的程序代碼和數據放在片內內存中,特別是DARAM中,可以提高編碼效率。
評論