基于CPLD的數據采集與顯示接口電路仿真設計
加入技術(shù)交流群
將生成的高12位BCD碼與低12位的BCD碼相加，得到12位的BCD碼，該結果即為所求的BCD碼結果。如上述的2．56V的BCD碼是0010 0101 0110，O．12V的BCD碼是0000 0001 00lO。所以相加的結果是0010 0110 1000，即為2．68V。因此在電路中必須設計一個(gè)12位的BCD碼加法程序，實(shí)現由8位二進(jìn)制轉換為12位BCD碼硬件電路。在程序設計中應當注意的是BCD碼相加時(shí)，由最低4位加起，且每4位相加的結果超過(guò)1001時(shí)，應加0110調整。該段程序的描述是通過(guò)一個(gè)進(jìn)程Process(HB，LB，CEN)來(lái)實(shí)現。其中HB表示生成的高12位BCD碼，LB表示生成的低12位BCD碼．CEN表示系統提供的時(shí)鐘信號。在時(shí)鐘上升沿時(shí)刻進(jìn)行BCD碼相加，并判斷結果是否超過(guò)1001，判斷程序采用if…then…語(yǔ)句，實(shí)現條件判斷電路。按照圖4完成BCD碼程序轉換設計。將以上兩段程序進(jìn)行組合，最終獲得由VHDL語(yǔ)言描述的BCD碼轉換程序。本文引用地址：http://dyxdggzs.com/article/191769.htm
1．5 A／D轉換與BCD碼合成系統電路
將A／D轉換電路與BCD碼轉換電路組成統一系統，通過(guò)硬件編程語(yǔ)言VHDL中的進(jìn)程語(yǔ)句將編制成功的A／D轉換電路描述語(yǔ)句和BCD碼轉換電路描述語(yǔ)句組合成一個(gè)整體程序，通過(guò)QuartusⅡ軟件生成系統圖，如圖5所示。
A／D轉換結果由3位十進(jìn)制數表示，每位十進(jìn)制數由4位BCD碼表示，總共有12位BCD碼輸出。將電路輸出BCDOUT(11．．0)分成BCDOUT(11．．8)，BCDOUT(7．．4)和BCDOUT(3．．0)三部分，通過(guò)三個(gè)進(jìn)程Process()分別用VHDL語(yǔ)言編程描述LED顯示驅動(dòng)。對整個(gè)系統進(jìn)行波形仿真，得到仿真波形如圖6所示，最后在GW48-CK實(shí)訓開(kāi)發(fā)系統完成功能驗證。
2 結 語(yǔ)
將CPLD和微機控制技術(shù)相結合，在智能儀表設計和控制系統設計領(lǐng)域提高了系統設計的靈活性，縮短了產(chǎn)品開(kāi)發(fā)周期，同時(shí)使系統易于升級和擴展。因為采用了CPLD(復雜可編程邏輯器件)，極大提高了系統I／O口利用率，縮小了印刷電路板面積，提高了系統集成度，在多輸入／多輸出的數據采集和控制系統領(lǐng)域有十分廣闊應用前景。
DIY機械鍵盤(pán)相關(guān)社區:機械鍵盤(pán)DIY
評論