基于FPGA的Kalman濾波器的設計

2．2 FPGA設計
FPGA的特點(diǎn)在于靈活，通用。如果資源夠用，可以實(shí)現各種數字組合，包括CPU。本系統采用的：FPGA是Ahera公司低價(jià)位的EP1C12，該芯片內含有兩個(gè)PLLs，12060LEs及239616 Total RAMbits。在本系統的設計中，FPGA內主要實(shí)現以下幾個(gè)功能：Kalman狀態(tài)控制信號、Kalm-an濾波運算、A／D控制模塊、時(shí)鐘及波特率設置等?？柭?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/濾波器">濾波器的系統結構圖，如圖4所示。

通過(guò)A／D轉換芯片采集轉換數據后，進(jìn)入FPGA的A／D控制模塊，在Kalman狀態(tài)控制信號的作用下，進(jìn)行濾波運算，然后通過(guò)控制接口將濾波數據輸出。由此可見(jiàn)，卡爾曼濾波的實(shí)現包括兩部分：Kalman狀態(tài)控制信號和Kalman濾波運算。

3 Kalmaft濾波器的設計
在FPGA中實(shí)現Kalman濾波器，重點(diǎn)在于平衡資源利用率和處理速度、數據運算精度之間的矛盾，難點(diǎn)在于浮點(diǎn)加、減、乘、除的硬邏輯及卡爾曼濾波流程控制的實(shí)現。一般地，實(shí)際應用中，數字采樣重復頻率是待采樣信號最高頻率成分的5倍以上能保證較好恢復原信號，本設計中出于后期升級的考慮，將采樣率設置在800次／s，是輸出信號帶寬的20倍。
通過(guò)第2節中的分解，Kalman濾波器由16次加法、20次乘法、1次除法以及必要的輸入、輸出及循環(huán)控制組成，共45步。狀態(tài)控制器(Kal-man狀態(tài)控制信號)實(shí)際是一個(gè)有限狀態(tài)機，分別控制濾波器中的45步運算，決定其執行順序，每一步利用計數器為其提供必要的時(shí)鐘周期。
Kalman濾波運算主要是浮點(diǎn)計算，浮點(diǎn)表示常用的標準是IEEE 754，IEEE二進(jìn)制浮點(diǎn)數算術(shù)標準(IEEE754)是最廣泛使用的浮點(diǎn)數運算標準，為許多CPU與浮點(diǎn)運算器所采用。IEEE 754規定了4種表示浮點(diǎn)數值的方式：?jiǎn)尉_度(32位元)、雙精確度(64位元)、延伸單精確度(43位元以上，較少使用)與延伸雙精確度(79位元以上，通常以80位元實(shí)做)。
二進(jìn)制浮點(diǎn)數是以符號數值表示法格式儲存，將最高效位元指定為符號位元(Sign Bit)；“指數部分”，即次高效的e位元，為浮點(diǎn)數中經(jīng)指數偏差(Exponent Bias)處理過(guò)后的指數；“小數部分”，即剩下的f位元，為有效位數(Significand)減掉有效位數本身的最高效位元，如圖5所示。

文中采用的單精度二進(jìn)制小數，使用32個(gè)位元存儲，如圖6所示。

其中，31位是符號位；0表示正；1表示負；30～23位為階數；22～0表示數值的有效位。偏正值為+127。其表示的具體值可用式(27)表示

指數部分采用一個(gè)無(wú)符號的正數值存儲。單精度的指數部分是-126～+127加上127，指數值的大小為1～254(0和255是特殊值)。浮點(diǎn)小數計算時(shí)，指數值減去偏正值將是實(shí)際的指數大小。