<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > PCB設計問(wèn)答集

PCB設計問(wèn)答集

作者: 時(shí)間:2010-10-26 來(lái)源:網(wǎng)絡(luò ) 收藏

本文引用地址:http://dyxdggzs.com/article/191517.htm

81、 單層板手工布線(xiàn)時(shí),跳線(xiàn)要如何表示?

跳線(xiàn)是 設計中特別的器件,只有兩個(gè)焊盤(pán),距離可以定長(cháng)的,也可以是可變長(cháng)度的。手工布線(xiàn)時(shí)可根據需要添加。板上會(huì )有直聯(lián)機表示,料單中也會(huì )出現。
82、假設一片 4 層板,中間兩層是 VCC 和 GND,走線(xiàn)從 top 到 bottom,從 BOTTOM SIDE 流到TOP SIDE 的回流路徑是經(jīng)這個(gè)信號的 VIA 還是 POWER?
過(guò)孔上信號的回流路徑現在還沒(méi)有一個(gè)明確的說(shuō)法,一般認為回流信號會(huì )從周?chē)罱慕拥鼗蚪与娫吹倪^(guò)孔處回流。一般 EDA 工具在仿真時(shí)都把過(guò)孔當作一個(gè)固定集總參數的 RLC 網(wǎng)絡(luò )處理,事實(shí)上是取一個(gè)最壞情況的估計。
83、“進(jìn)行信號完整性分析,制定相應的布線(xiàn)規則,并根據這些規則來(lái)進(jìn)行布線(xiàn)”,此句如何理解?
前仿真分析,可以得到一系列實(shí)現信號完整性的布局、布線(xiàn)策略。通常這些策略會(huì )轉化成一些物理規則,約束 的布局和布線(xiàn)。通常的規則有拓撲規則,長(cháng)度規則,阻抗規則,并行間距和并行長(cháng)度規則等等。PCB 工具可以在這些約束下,完成布線(xiàn)。當然,完成的效果如何,還需要經(jīng)過(guò)后仿真驗證才知道。此外,Mentor 提供的 ICX 支持互聯(lián)綜合,一邊布線(xiàn),一邊仿真,實(shí)現一次通過(guò)。
84、怎樣選擇 PCB 的軟件?
選擇 PCB 的軟件,根據自己的需求。市面提供的高級軟件很多,關(guān)鍵看看是否適合您設計能力,設計規模和設計約束的要求。刀快了好上手,太快會(huì )傷手。找個(gè) EDA 廠(chǎng)商,請過(guò)去做個(gè)產(chǎn)品介紹,大家坐下來(lái)聊聊,不管買(mǎi)不買(mǎi),都會(huì )有收獲。
85、關(guān)于碎銅、浮銅的概念該怎么理解呢?
從 PCB 加工角度,一般將面積小于某個(gè)單位面積的銅箔叫碎銅,這些太小面積的銅箔會(huì )在加工時(shí),由于蝕刻誤差導致問(wèn)題。從電氣角度來(lái)講,將沒(méi)有合任何直流網(wǎng)絡(luò )連結的銅箔叫浮銅,浮銅會(huì )由于周?chē)盘栍绊?,產(chǎn)生天線(xiàn)效應。浮銅可能會(huì )是碎銅,也可能是大面積的銅箔。
86、近端串擾和遠程串擾與信號的頻率和信號的上升時(shí)間是否有關(guān)系?是否會(huì )隨著(zhù)它們變化而變化?如果有關(guān)系,能否有公式說(shuō)明它們之間的關(guān)系?
應該說(shuō)侵害網(wǎng)絡(luò )對受害網(wǎng)絡(luò )造成的串擾與信號變化沿有關(guān),變化越快,引起的串擾越大,(V=L*di/dt)。串擾對受害網(wǎng)絡(luò )上數字信號的判決影響則與信號頻率有關(guān),頻率越快,影響越大。
87、在 PROTEL 中如何畫(huà)綁定 IC?
具體講,在 PCB 中使用機械層畫(huà)邦定圖,IC 襯底襯根據 IC SPEC.決定接 vccgndfloat,用機械層 print bonding drawing 即可。
88、用 PROTEL 繪制原理圖,制板時(shí)產(chǎn)生的網(wǎng)絡(luò )表始終有錯,無(wú)法自動(dòng)產(chǎn)生 PCB 板,原因是什么?
可以根據原理圖對生成的網(wǎng)絡(luò )表進(jìn)行手工編輯, 檢查通過(guò)后即可自動(dòng)布線(xiàn)。用 制 板 軟件自動(dòng)布局和布線(xiàn)的板面都不十分理想。網(wǎng)絡(luò )表錯誤可能是沒(méi)有指定原理圖中組件封裝;也可能是布電路板的庫中沒(méi)有包含指定原理圖中全部組件封裝。如果是單面板就不要用自動(dòng)布線(xiàn),雙面板就可以用自動(dòng)布線(xiàn)。也可以對電源和重要的信號線(xiàn)手動(dòng),其他的自動(dòng)。
89、PCB 與 PCB 的連接,通??拷硬邋兘鸹蜚y的“手指”實(shí)現,如果“手指”與插座間接觸不良怎么辦?
如果是清潔問(wèn)題,可用專(zhuān)用的電器觸點(diǎn)清潔劑清洗,或用寫(xiě)字用的橡皮擦清潔 PCB。還要考慮 1、金手指是否太薄,焊盤(pán)是否和插座不吻合;2、插座是否進(jìn)了松香水或雜質(zhì);3、插座的質(zhì)量是否可靠。
90、如何用 powerPCB 設定 4 層板的層?
可以將層定義設為 1:no plane+ component(top route) 2:cam plane 或 split/mixed (GND) 3:cam plane 或split/mixed (power) 4:no plane+component(如果單面放組件可以定義為 no plane+route) 注意: cam plane 生成電源和地層是負片,并且不能在該層走線(xiàn),而 split/mixed 生成的是正片,而且該層可以作為電源或地,也可以在該層走線(xiàn)(部推薦在電源層和地層走線(xiàn),因為這樣會(huì )破壞該層的完整性, 可能造成 EMI 的問(wèn)題) 。將電源網(wǎng)絡(luò )(如 3.3V,5V 等)在 2 層的 assign 中由左邊列表添加到右邊列表,這樣就完成了層定義.



關(guān)鍵詞: PCB 設計問(wèn)答

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>