<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > LTC2207在A(yíng)RM與FPGA控制下的采集應用

LTC2207在A(yíng)RM與FPGA控制下的采集應用

作者: 時(shí)間:2012-02-28 來(lái)源:網(wǎng)絡(luò ) 收藏

g.jpg

4 仿真驗證
采用QuartusII軟件中的調試工具SignalTapII邏輯分析儀進(jìn)行仿真驗證。當采集輸入為0.453 V直流量時(shí),采集的數據仿真如圖5所示。
可以觀(guān)察數據3337h、3333h、332Bh、3337h等變化不大,僅在低5位有所變化。根據A/D采集原理,輸入電壓/參考電壓=采樣值/216。所給參考電壓是2.25 V,采樣值若取以上數據中的3 334h(在相對穩定的數據中任取一個(gè)),轉換成十進(jìn)制為13 108,代入以上公式:13108×2.25/65536=0.45。得到讀到的數據計算的輸入電壓是0.45 V,而此時(shí)測得的實(shí)際輸入電壓是0.453 V。誤差很小,約為0.6%,基本由噪聲所致,采得的數據比較精確。
當采集輸入為1.125 V直流量時(shí),采集來(lái)的數據仿真如圖6所示。同理若取其中的7FE0h,此時(shí)算得的誤差約為0.8‰。
當采集輸入為1.16 V直流量時(shí)FPGA采集來(lái)的數據仿真如圖7所示。

本文引用地址:http://dyxdggzs.com/article/190718.htm

h.jpg


從圖中可發(fā)現此輸入下數據已經(jīng)達到滿(mǎn)值(輸入超過(guò)1.125 V),OF為高,說(shuō)明數據有溢出。
當采集輸入是由信號發(fā)生器給的200 kHz正弦信號時(shí)FPGA采集來(lái)的數據仿真如圖8所示。
由一個(gè)周期采樣點(diǎn)數公式N=Tsig/Tsam=fsam/fsig,知此輸入頻率下采樣點(diǎn)數為40 MHz/200 kHz=200,若看坐標-250處的OF17h,則找出一個(gè)周期后的那個(gè)數是不是和初始值相同。FPGA坐標為150時(shí)的數據仿真如圖9所示。它處在坐標150的位置為OF07h,和OF17h相差很小。取對應的多組數觀(guān)察都證明對模擬信號的數據采集亦是比較正確的。

結語(yǔ)
針對A/D轉換芯片,詳細描述了以FPGA和作為控制器的采樣設計。采用FPGA直接對A/D進(jìn)行配置,避免了采用DSP、單片機等進(jìn)行配置的傳統方式,因而設計靈活、簡(jiǎn)單、通用性強。通過(guò)對采集來(lái)的數據進(jìn)行仿真驗證,發(fā)現在和FPGA的控制下16位A/D芯片得到了很好的采集應用。


上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: 2207 FPGA LTC ARM

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>