基于EP1C6Q240C8和VHDL的定時(shí)器模塊化方案設計
加入技術(shù)交流群
當START為高電平時(shí)，該定時(shí)器將進(jìn)入倒計時(shí)階段。當CLK脈沖上升沿到來(lái)時(shí)，計數以秒的速度減1，直到計時(shí)結束，使ALM位為高電平為止。CLR為復位端，可用來(lái)清零，通常采用異步復位方式。SETW用于選位，高電平有效。SET用于對選定的位進(jìn)行置數，也是高電平有效。ALM輸出端將在定時(shí)結束時(shí)產(chǎn)生高電平。Q0～Q5為四位BCD碼輸出端口，主要用于顯示。 本文引用地址：http://dyxdggzs.com/article/190033.htm
3.2 顯示模塊
通過(guò)XUAN模塊可完成BCD碼的轉化，再經(jīng)DISP模塊譯碼．然后輸出給七段數碼管。
(1)XUAN模塊
XUAN可產(chǎn)生四位BCD碼輸入，并從sel端輸出。該模塊的管腳圖如圖5所示。其源程序代碼如下：
(2)DISP模塊
DISP模塊主要用于譯碼，可定義七段數碼管顯示的數字。其源程序如下：
4 系統仿真及結果
圖6所示是對AAA控制／定時(shí)模塊的仿真結果。由此結果可見(jiàn)，當setw置“1”時(shí)，statea位選從0到5循環(huán)，分別代表六個(gè)數碼管的位置。當start置“1”時(shí)，q5-q0進(jìn)行借位減法。 q5、q4表示小時(shí)，最高可到99小時(shí)；q3、q2表示分鐘，最高59分鐘；q1、q0表示秒，最高為59秒。
5 結束語(yǔ)
本設計從總體要求出發(fā)，采用模塊化設計方法，實(shí)現了長(cháng)達99小時(shí)的定時(shí)設計。同時(shí)采用QuartusⅡ4.0仿真環(huán)境進(jìn)行了仿真。結果證明，本系統可以實(shí)現理想的定時(shí)操作而且設計體現了人性化，具有較強的實(shí)際應用價(jià)值。
評論