<dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"></dfn><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > H.264／AVC中量化的Verilog實(shí)現

H.264／AVC中量化的Verilog實(shí)現

作者：時(shí)間：2010-01-08 來(lái)源：網(wǎng)絡(luò )

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢(xún)

收藏

這樣，MF可以取整數。表3給出對應QP值為0～5的MF值。對于QP值大于5的情況，只是qbits值隨QP值每增加6而增加1，而對應的MF值不變。這樣，量化過(guò)程為整數運算，可以避免使用除法，確保用16位算法來(lái)處理數據，在沒(méi)有PSNR性能惡化的情況下，實(shí)現最小的運算復雜度如表3所示。

具體量化過(guò)程的運算為：

式中：“》”為右移運算，右移1次完成整數除以2；sign()為符號函數；f為偏移量。f的作用是改善恢復圖像的視覺(jué)效果，如對幀內預測圖像塊f取2qbits／3；對幀間預測圖像塊廠(chǎng)取2qbits／6。

3具體實(shí)現

在該文中，用Verilog語(yǔ)言實(shí)現H.264的量化；運用Modelsim進(jìn)行仿真；用QuartusⅡ進(jìn)行綜合。

根據Verilog編程，Modelsim仿真如圖1所示。

輸入的矩陣是[140，-1，-6，7，-19，-39，7，-92，22，17，8，31，-27，-32，-59，-21]，最后量化的結果為[17，0，-1，0，-1，-2，0，-5，3，1，1，2，-2，-1，-5，-1]。由此可知，這與Iain E.G.Richardson給出的結果相符合。所用的開(kāi)發(fā)板是紅色颶風(fēng)第三代開(kāi)發(fā)板，FPGA芯片是Altra EP2C35F484C8。從綜合后的報告可以看出，消耗的資源不到1％，如圖2所示。綜合后的RTL圖如圖3所示。

4結語(yǔ)

介紹了H.264的量化算法，并用Modelsim進(jìn)行了仿真，結果與理論完全一致。分析了在FPGA開(kāi)發(fā)板上的資源的消耗。由此可知，完全可以用FPGA實(shí)現H.264的量化。

上一頁(yè) 1 2 下一頁(yè)

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： Verilog 264 AVC

評論

相關(guān)推薦

基于Verilog HDL數字電位器ADN2850的串口控制

設計方案基于 Verilog 數字電位器 ADN2850 串口控 | 2011-05-11

Verilog HDL基礎知識3之抽象級別

嵌入式系統 FPGA verilog HDL 抽象級別 | 2024-02-19

求助:verilog時(shí)鐘求助

yigao | 2004-11-12

TMS320DM6446構成的H.264編碼器設計應用

設計方案 TMS320DM6446 構成 H.264 編碼器設計應 | 2011-06-27

視頻分析與視頻編碼

視頻視頻分析編碼 AVS H.264 | 2012-11-01

Verilog基礎教程(6章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog HDL設計的要點(diǎn)

資源下載 altera Verilog HDL 設計進(jìn)階 | 2007-12-12

Verilog基礎教程(7章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog HDL基礎知識6之語(yǔ)法結構

嵌入式系統 FPGA verilog HDL 語(yǔ)法結構 | 2024-02-21

ST-BUS總線(xiàn)接口模塊的Verilog HDL設計

設計方案 ST-BUS 總線(xiàn) 接口模塊 Verilog 設計 | 2009-09-28

UL-264氣敏傳感器電路

設計方案 UL-264 氣敏傳感器 | 2011-07-06

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

ispDesignEXPERT System 培訓教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog HDL簡(jiǎn)介&基礎知識1

嵌入式系統 FPGA verilog HDL EDA | 2024-01-29

Verilog HDL簡(jiǎn)介

hpnet | 2002-07-07

Verilog基礎教程(1-2章)

視頻周立功單片機 Verilog HDL | 2013-01-16

常見(jiàn) FPGA/PLD及VHDL/Verilog 開(kāi)發(fā)軟件

hpnet | 2002-07-10

Verilog HDL基礎知識9之代碼規范示例

嵌入式系統 FPGA verilog HDL 代碼規范 | 2024-02-26

Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值

嵌入式系統 FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

Verilog 的一本好書(shū)The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

MB86H01（標清H.264多解碼機頂盒）

設計方案 MB86H01 標清 H.264 解碼機頂盒 | 2012-04-20

Verilog HDL基礎知識4之wire & reg

嵌入式系統 FPGA verilog HDL wire reg | 2024-02-20

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎知識9之代碼規范

嵌入式系統 FPGA verilog HDL 代碼規范 | 2024-02-26

Verilog基礎教程(5章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog HDL基礎知識2之運算符

嵌入式系統 FPGA verilog HDL 運算符 | 2024-02-19

Verilog HDL基礎知識7之模塊例化

嵌入式系統 FPGA verilog HDL 模塊例化 | 2024-02-21

Verilog HDL基礎知識8之綜合語(yǔ)句

嵌入式系統 FPGA verilog HDL 綜合語(yǔ)句 | 2024-02-22

[推薦]兩本Verilog的好書(shū)

zhiyuh | 2005-06-24

硬件描述語(yǔ) 言

hpnet | 2002-07-10

焦點(diǎn)

推薦視頻

技術(shù)專(zhuān)區

国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放

<dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"></dfn><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>