<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
高速雙通道采樣芯片AT84AD001B及其應用
作者：
時(shí)間：2010-03-29
來(lái)源：網(wǎng)絡(luò )
收藏
4 AT84AD001B的三線(xiàn)串口
AT84AD001B高速模數轉換器芯片的MODE、CLK、LDN及DATA 4個(gè)引腳可用于三線(xiàn)串口的配置。其中MODE引腳用于配置選擇是否啟用三線(xiàn)串口，MODE為高時(shí)啟用三線(xiàn)串口，為低時(shí)屏蔽，參數為缺省狀態(tài)。CLK是三線(xiàn)串口的配置時(shí)鐘輸入引腳。LDN為配置通過(guò)三線(xiàn)串口配置寄存器的開(kāi)始和結束信號輸入引腳。DATA為三線(xiàn)串口的寄存器配置數據輸入引腳。CLK引腳允許輸入的最大時(shí)鐘頻率是50 MHz。三線(xiàn)串口配置時(shí)序見(jiàn)圖3所示。
在對AT84AD001B高速模數轉換器芯片的應用電路進(jìn)行設計時(shí)，可以通過(guò)微處理器對三線(xiàn)串行接口進(jìn)行配置。通常在高速信號處理系統中通過(guò)后端做信號處理的高速FPGA對三線(xiàn)串口進(jìn)行配置，而無(wú)需添加專(zhuān)用芯片，因此可以節省空間，利于PCB設計。系統啟動(dòng)或復位后，當MODE腳為高電平，LDN腳為低電平時(shí)，DATA腳將會(huì )在每一個(gè)CLK的上升沿輸入1 bit數據。由于每個(gè)三線(xiàn)串口寄存器需輸入的配置數據包括3 bit的寄存器地址和送入該寄存器的16 bit數據，因此該設計總共需配置8個(gè)寄存器，表1是各寄存器的配置參數。
5 AT84AD001B的工作模式
AT84AD001B的工作方式按輸入的模擬信號來(lái)分，具有以下三種模式：
(1)I通道與Q通道有相互獨立的兩路輸入；
(2)I通道與Q通道均使用I通道的模擬輸入；
(3)I通道與Q通道均使用Q通道的模擬輸入。
AT84AD001B的工作方式按時(shí)鐘輸入也可以分為三種：
(1)I通道和Q通道有各自獨立的時(shí)鐘，分別在上升沿時(shí)采樣；
(2)兩個(gè)通道都使用I通道時(shí)鐘，在I通道時(shí)鐘的上升沿采樣；
(3)兩個(gè)通道都使用I通道的時(shí)鐘，ADC內部產(chǎn)生一個(gè)同頻反相的時(shí)鐘作為Q通道工作時(shí)鐘。在第3種模式下，當兩通道輸入同一模擬信號時(shí)，就可以實(shí)現交替式并行采樣。ADC的采樣速率為輸人工作時(shí)鐘的2倍。
AT84AD0001B的工作方式有多種選擇，用戶(hù)可以根據自身系統的需要和特點(diǎn)來(lái)選擇最合適的工作模式。
6高速采樣設計
采用AT84AD001B和高速FPGA來(lái)實(shí)現采樣系統的設計應遵循兩個(gè)原則：一是要有足夠的專(zhuān)用LVDS差分邏輯接收通道：二是用作AD輸出差分數據接收的專(zhuān)用LVDS差分邏輯接收通道的最高數據傳輸速率要大于A(yíng)D的數據輸出速率。
本設計中的AT84AD001B與高速FPGA的接口設計如圖4所示。
圖中FPGA用于產(chǎn)生AD的時(shí)鐘和三線(xiàn)串口配置信號，由于A(yíng)D的采樣輸出信號速率很高，設計中需要通過(guò)串并轉換或數據抽取使數據速率降低之后，才能對信號進(jìn)行處理，而不宜直接做信號處理。
7結束語(yǔ)
由于A(yíng)T84AD001B的工作方式靈活多樣，所以基于它的高速采樣系統的設計也很靈活，因此可以根據目標系統的需求或指標來(lái)滿(mǎn)足系統的設計要求。而且，AT84AD001B的這種靈活性也方便了它在其他領(lǐng)域中的推廣。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論