基于LabVIEW的數字虛擬芯片構建方法及應用
加入技術(shù)交流群
圖2中2個(gè)圖標為同一VI在LabVIEW中的2種不同顯示方式，且2個(gè)圖標為同一VI分別以不同文件名保存的2個(gè)文件。(程序完全相同)
2．2 基于虛擬JK觸發(fā)器及LabVIEW虛擬“邏輯門(mén)”構
虛擬儀器LabVIEW中的邏輯運算VI，可以完成各種基本邏輯運算，在仿真數字邏輯電路時(shí)可當作虛擬的“門(mén)電路”直接使用，部份圖標如圖3所示。
集成計數器74161的內部邏輯圖如圖4所示。本文引用地址：http://dyxdggzs.com/article/187758.htm
它是4位二進(jìn)制同步加法計數器，有異步清零、預置數端子和兩個(gè)使能控制端子，各端子的含義如下：
(1)RD：異步清零端，低電平有效
(2)LD：預置數使能控制端，低電平有效
(3)預置數據輸入端：A、B、C、D
(4)CP；時(shí)鐘輸入端，上升沿有效
(5)狀態(tài)輸出端：QA～QD
(6)RCO：進(jìn)位輸出
74161的邏輯功能：
(1)異步清零功能：當RD=0時(shí)，不管其余輸入端狀態(tài)如何，計數器均被置零，且不受CP控制，故稱(chēng)為“異步清零”。
(2)同步并行預置數功能：當RD=1且LD=0時(shí)，每一個(gè)有效CP都將A、B、C、D輸入端的數據傳送至QA～QD狀態(tài)端子接收。
(3)狀態(tài)數據保持功能：當RD=LD=1，且ET·EP=0時(shí)，無(wú)論CP有無(wú)，計數器處于保持狀態(tài)(QA～QD保持不變)。保持狀態(tài)分2種情況：
EP=0，ET=1：進(jìn)位輸出RCO保持不變；ET=O，無(wú)論EP為何值，進(jìn)位輸出RCO=0。
(4)計數功能：當RD=LD=EP=ET=1時(shí)，電路處于正常的加法計數狀態(tài)。
根據74161邏輯圖，編制相應的LabVIEW后面板，結果如圖5所示。從圖5中可以看出，對應很好。
保留并定義所有輸入端和輸出端子，編輯圖標，將程序保存為子VI，稱(chēng)之為虛擬74161芯片，其VI圖標及連線(xiàn)端口如圖6所示。
評論