IDT70V9289的典型應用電路設計

　　由于本設計的數據傳輸率高達300Mbit/s，而IDT70V9289的容量?jì)H有1024kbit，所以必須采取邊讀邊寫(xiě)的方式緩沖數據。但是，IDT70V9289并不允許雙端口對同一地址同時(shí)進(jìn)行讀和寫(xiě)，也沒(méi)有像以前的SRAM(如IDT7024)那樣設計操作忙邏輯，而是制定了一套讀寫(xiě)規則。由于這套讀寫(xiě)規則比較復雜，為了降低時(shí)序關(guān)系的復雜度，本設計將IDT70V9289分成容量相等的二個(gè)區域，把地址預存入Virtex-II XC2V250和CY7C68013的RAM中。

　　當CY7C68013向Virtex-II XC2V250傳輸數據時(shí)，將Virtex-II XC2V250和IDT70V9289的片選端置低電平以啟動(dòng)這二個(gè)電路，然后再向IDT70V9289發(fā)送數據，同時(shí)通過(guò)CLKOUT端向Virtex-II XC2V250的CLKIN發(fā)送時(shí)鐘，以使Virtex-II XC2V250定時(shí)讀取數據;當CY7C68013發(fā)送512kbit后，即改變A0R-A15R引腳的值，同時(shí)Virtex-II XC2V250也通過(guò)內置計數器定時(shí)改變A0L-A15L引腳的值，從而將CY7C68013的二個(gè)存儲區域交換過(guò)來(lái)，然后再按上述方式進(jìn)行讀寫(xiě)，如此循環(huán)下去。只要讀和寫(xiě)的平均速率保持一致，就可以保證數據可靠傳輸。應用電路框圖如圖4所示。這樣做不但充分利用了二個(gè)端口可同時(shí)進(jìn)行存取操作的特點(diǎn)，而且巧妙地避免了同時(shí)對同一地址進(jìn)行讀寫(xiě)操作的沖突，從而達到了設計要求。

　　當Virtex-II XC2V250向CY7C68013傳輸數據時(shí)，也可以通過(guò)片選端啟動(dòng)CY7C68013和IDT70D9289，其余過(guò)程與上面所述類(lèi)似，不過(guò)由于CY7C68013有內置時(shí)鐘，為了保持時(shí)間一致，此時(shí)的時(shí)鐘仍由CY7C68013提供。

結論

IDT70V9289是IDT公司新推出的高速同步雙口靜態(tài)存儲器，其容量為64k×16bit，具有設計簡(jiǎn)單，應用靈活等特點(diǎn)。