網(wǎng)絡(luò )化虛擬測控系統的設計
1.2 硬件系統設計
虛擬測控系統硬件系統包括PCI接口卡和基于Nios II的嵌入式SOPC系統。PCI接口卡采用PLX公司生產(chǎn)的PCI9054接口芯片,采用PCI9054局部總線(xiàn)工作模式C,該模式時(shí)序控制比較簡(jiǎn)單,非復用32位地址/數據總線(xiàn),PCI總線(xiàn)通過(guò)PCI9054內部FIFO實(shí)現對局部總線(xiàn)進(jìn)行單周期的I/O讀寫(xiě)操作,支持DMA操作。為提高計算機與SOPC系統之間的數據傳輸效率,借鑒文獻的設計方法,PCI接口卡使用2片雙向FIFO存儲器IDT7 204(4kx9)實(shí)現支持DMA操作,分別用于PCI總線(xiàn)讀寫(xiě)數據,其讀寫(xiě)邏輯信號FPGA實(shí)現,DMA傳輸時(shí)序如圖2所示,其對應的FPGA讀寫(xiě)邏輯狀態(tài)圖可表示為圖3所示。本文引用地址:http://dyxdggzs.com/article/186898.htm
相對于PCI9054,HOLD、ADS#、BLAST、LWR#、LA[31..2]為輸出信號,READY#、LHOLDA為輸入信號,LD[31..0]是雙向信號。由于本實(shí)驗儀器數據傳輸寬度為8位,局部地址線(xiàn)最低2位LA0和LA1分別由BE0和BE1信號提供,數據對齊方式采用大端模式(由BIGEND#引腳及寄存器決定的)。對Local端為I/O類(lèi)型的引腳,需要根據實(shí)際情況和引腳極性上拉或下拉電阻,如ADS#、HOLD、局部地址信號等。圖3中DMA方式讀數據邏輯狀態(tài)圖轉換描述如下:當檢測到HOLD=1時(shí),在下個(gè)時(shí)鐘周期賦值HOLDA=1,轉到狀態(tài)S1;ADS#下降沿到達時(shí),從LA[31..2]及BE1、BE0讀取地址,轉到狀態(tài)S2;如果LWR#=1(讀數據)且BLAST=1、READY#=0,轉到狀態(tài)S3;在下一個(gè)時(shí)鐘周期上升沿從本地數據總線(xiàn)LD[0..7]把數據讀入到PC19054內部,循環(huán)讀取數據直至BLAST信號下降沿出現,轉到S4;如果HOLD=1、HOLDA=1,則轉到S1,否則轉到S0。
SOPC系統使用CYCLONEII系列可編程邏輯器件EP2C5F256C8,通過(guò)SOPC Builder定制和仿真NioslI微處理器及其外圍系統,包括軟核CPU、并行輸入輸出(PIO)、多通道A/D及D/A轉換控制邏輯、UART串行接口、網(wǎng)絡(luò )控制邏輯、計數器/定時(shí)器、雙口FIFO控制器、SRAM控制器以及FLAS H控制器等外圍設備組成等。其中,PIO用于SOPC系統與外部設備的數字量輸入輸出;網(wǎng)絡(luò )控制邏輯與以太網(wǎng)接口芯片LAN91C111實(shí)現SO PC系統與外部設備之間的網(wǎng)絡(luò )通信。LAN91C111是SMSC公司生產(chǎn)的10M/100M以太網(wǎng)接口控制芯片,它通過(guò)8、16、32位總線(xiàn)與嵌入系統連接,是理想的NIOSII微處理系統以太網(wǎng)解決方案。上述接口控制邏輯均由SOPC Builder工具選擇相應的IP核及其相應的VHDL,通過(guò)編譯整個(gè)系統建立一個(gè)完整的嵌入式系統。SOPC系統不僅接收主機命令以及數據傳輸,而且可以與其他外部設備進(jìn)行通信。
為保證測控系統的可靠性和通用性,電路設計采用以下關(guān)鍵技術(shù):
1)多通道模擬信號采集與控制該模塊由輸入信號差模轉換電路、8選1模擬開(kāi)關(guān)MPC508A、AD公司的集成程控信號放大器AD620、跟隨器、1片采樣速率高達2.2 MHz、14位高速模數轉換器MAX1201、緩沖驅動(dòng)電路以及光電耦合隔離器TIL300電路組成。其工作過(guò)程為,多路輸入模擬量(0~5V)首先由低噪聲、寬頻帶運算放大器MAX4108組成差分電路把傳感器信號轉化為差分信號來(lái)消除電路干擾,并由模擬選擇開(kāi)關(guān)ADG526A選通一路模擬信號,然后經(jīng)過(guò)程控信號放大器AD620放大同時(shí)使輸入信號由差分轉化為單端信號進(jìn)入A/D轉換器MAX1201。MAX1201輸出的數字信號經(jīng)過(guò)光電耦合隔離器進(jìn)入FIFO緩沖區,緩沖區滿(mǎn)時(shí)通過(guò)向單片機或PC機發(fā)出中斷請求信號實(shí)現數據的讀取。
程控信號放大器AD620的增益放大倍數有×1、×2、×10、×100、×1 000五檔,由FPGA中的信號通道控制邏輯控制AD620的放大倍數,提高對傳感器信號的適應性。模數轉換器MAX1201內部有數字誤差自校正和自校正功能,具有良好的信噪比和抗諧波失真特性。差分轉換電路不僅能夠提高抗干擾性能,而且還可以增大信號的量程。采用A/D轉換器MAX1201的目的是,提高信號的轉換精度,并且接口電路簡(jiǎn)單、便于與FIFO連接。MAX1201的工作方式分為程序啟動(dòng)、外部觸發(fā)信號啟動(dòng)。A/D轉換速率由SOPC系統定時(shí)器產(chǎn)生的波形頻率控制,根據A/D轉換結束標志由FPGA中的采樣控制邏輯自動(dòng)完成采樣數據的存儲。
評論