基于Nios II的CCD采集系統的設計
加入技術(shù)交流群
1．2．2 AD623模塊
AD623集成了3路運放，可單電源或雙電源工作，具有較高的CMRR和極低的電壓漂移。除了一個(gè)可編程的外接電阻外，所有元件都集成在內部，提高了電路溫度穩定性和可靠性。AD623的連接電路圖如圖4所示，將視頻信號及其補償輸出分別送至AD623的反相和同相輸入端，在A(yíng)D623的輸出端接一級射極跟隨器以增強信號的驅動(dòng)能力。選用該器件可消除采用普通運放和外圍電阻所引起的輸出信號的溫度漂移。本文引用地址：http://dyxdggzs.com/article/185434.htm
1．2．3 AD9844A模塊
AD9844A是ADI公司的一款面向CCD的完善的低功率單通道模擬信號處理器，具有采樣速率高達20 Msps的單通道輸入體系結構，這種設計能采樣并處理隔行掃描CCD陣列后所得的輸出信號。芯片要求的時(shí)序圖如圖5所示，圖6為仿真得到的時(shí)序圖。
AD9844A是集相關(guān)雙采樣、自動(dòng)增益放大、12位A／D轉換于一體的可編程集成芯片，可配置為CCD-Mode、AUX1-Mode等多種模式。其中AUX 1-Mode對交流耦合信號進(jìn)行采樣，沒(méi)有相關(guān)雙采樣；CCD-Mode可對CCD輸出進(jìn)行CDS處理。CCD幀信號的箝位時(shí)序，包括PBLK、CLPOB、CLPDM。其中線(xiàn)性輸入箝位電路(CLPDM)用來(lái)消除CCD視頻信號暗像素電流偏置，要求CLPDM脈沖覆蓋整個(gè)CCD的48個(gè)暗像素；預消除電路(PBLK)用于水平箝位，削弱幀水平轉移時(shí)所帶來(lái)的暗電流噪聲，要求與sh同時(shí)有效；光學(xué)暗點(diǎn)箝位電路(CLPOB)用于調整A／D轉換后的視頻變化和剩余偏差。這3個(gè)時(shí)序有非常嚴格的要求，這也是相關(guān)雙采樣箝位電路難于實(shí)現的原因。圖7是箝位時(shí)鐘仿真時(shí)序圖。
評論