基于預失真技術(shù)的短波功率放大器線(xiàn)性化系統

摘 要：本文提出了一種基于預失真技術(shù)的短波功率放大器線(xiàn)性化系統的設計方案，該方案采用查找表技術(shù)，且使用了一種獨特的放大特性測量方法，具有很強的實(shí)用性。
關(guān)鍵詞：預失真；功放線(xiàn)性化；查找表

引言
隨著(zhù)通信技術(shù)的發(fā)展，線(xiàn)性調制技術(shù)和寬帶通信技術(shù)正得到越來(lái)越廣泛的應用。在多通道短波通信發(fā)射設備中，多個(gè)包絡(luò )變化很大的單邊帶調制信號經(jīng)過(guò)疊加后，形成的寬帶信號通過(guò)非線(xiàn)性射頻功率放大器后會(huì )產(chǎn)生交調分量，因此，必須采用線(xiàn)性化技術(shù)以減少由此，產(chǎn)生的鄰道干擾。預失真技術(shù)是一種廣泛應用的線(xiàn)性化技術(shù)，其優(yōu)點(diǎn)是方法靈活，相對復雜度較低。

系統結構
對于短波通信而言，由于大多采用的是多載波單邊帶調制技術(shù)，信號對幅度敏感，而對相位不敏感，因此本文的假設前提是信號本身對相位不敏感，在此基礎上提出以下方法。

本文的預失真器是以查找表為基礎的，其結構如圖1所示。首先，根據功放特性測量的結果，按照某種算法建立預失真系數表。工作時(shí)，由輸入信號的幅度產(chǎn)生查找表的地址(因為功放特性一般為信號幅度值的函數)，并由此產(chǎn)生預失真系數，輸入信號與該系數相乘，得到預失真信號。

圖1 預失真器的結構

預失真技術(shù)的關(guān)鍵
查找表的建立

設理想功放的放大率為K，對應于信號xn的功放的放大系數為gn，預失真器的系數為fn。yn=Kxn為理想放大器對應于xn的響應。通過(guò)測量的功放特性曲線(xiàn)表，可以查到當輸出幅度ym=yn時(shí)對應的輸入xm，從而得到以下關(guān)系：xmgm=Kxn=yn

若xn預失真后的信號滿(mǎn)足xnfn=xm,則xnfngm=Kxn

從而，系統滿(mǎn)足理想功放的特征。

因此，預失真系數可由下式計算得到：fn=xm/xn。

預失真系數表的創(chuàng )建過(guò)程為：根據輸入信號xn，計算其理想的響應yn，然后，通過(guò)功放特性表查找對應于響應yn的輸入信號xm，最后計算預失真系數fn=xm/xn。

功放特性的測量

對功率放大器非線(xiàn)性特性進(jìn)行測定時(shí)，其輸出信號為一個(gè)具有非線(xiàn)性失真的正弦信號，其中心頻率設為f0。當然，它不是一個(gè)單一頻率的信號。對功放輸出信號不能進(jìn)行窄帶濾波，否則就測不到其非線(xiàn)性失真特性。其次，也不能采用模擬幅度檢波的辦法來(lái)測定其幅度，因為模擬檢波器的效果不夠理想。

對功放輸出的信號只能通過(guò)A/D轉換，來(lái)測定功放失真特性參數，即其輸出信號最大值。

對功放失真特性的測量，具有兩個(gè)特點(diǎn)：一是其中心頻率可以選定，大概在10MHz~15MHz之間；二是只需測得其最大值。最大值不能通過(guò)積累或濾波的方法得到，因為功放輸出的是失真的正弦信號，對它進(jìn)行信號處理會(huì )引起失真。

設采樣率足夠高，通過(guò)計算機模擬，得到ADC精度b=14和b=16時(shí)的兩組曲線(xiàn)(見(jiàn)圖2)，其它參數相同。

圖2 預失真系統仿真結果

可見(jiàn)，測量精度對預失真處理效果十分明顯，b=16時(shí)噪聲電平較b=14時(shí)小6dB。
受器件限制，當ADC精度較高時(shí)，其采樣率不易做高。

為敘述方便，設功放輸出為y(t)=cos(2f0t)。

測定y(t)的最大值時(shí)，由于采樣率的原因，最大可能的誤差為error=

為充分利用ADC的精度，要求error＜1/2b-1，即1-cos(?f0 / fs)＜1/2b-1
當b=16，f0=11MHz時(shí)，其相位偏差小于0.0087弧度(即0.5)，則fs＞4400MHz
這說(shuō)明，如果對一個(gè)正弦信號的一個(gè)周期進(jìn)行采樣，那么采樣率要高于4400MHz，才能保證采集到最大值。這顯然不現實(shí)。實(shí)際上可以較低的采樣速率對信號的多個(gè)周期進(jìn)行連續采樣，以達到同樣的效果。

設y(n)=cos(2f0n/fs)，若fs為f0的整數倍M，則y(n)=cos(2n/M)，
每個(gè)周期采集到的信號樣點(diǎn)都是相同的，能否采集到信號的最大值取決于開(kāi)始采樣的時(shí)刻。因此，這種情況是達不到目的的。

若fs不為f0的整數倍，設fs/f0=M+p/q，其中M為整數，p、q為互素的整數，且p q，則有y(n)=cos(2n/(M+p/q))=cos(2qn/(qM+p))

在這種情況下，0 n N，其中N=qM+p，在連續q個(gè)周期內采樣，得到N個(gè)不同相位的樣點(diǎn)，這等價(jià)于以更高的采樣速率在一個(gè)周期內采樣N個(gè)點(diǎn)。

若相鄰采樣點(diǎn)間的相位差小于0.5，則360/N 0.5，即N 720。
在設計中，通常先確定M和連續采樣的周期數q，最后確定p。

取采樣率fs=160/3MHz，由于f0一般在10MHz~15MHz之間，所以可取M=3~5。這里取M=5，q=144, 在此情況下p可取1，5，7，11，…143，這里取p=43，得到的f0為10.0655MHz。

仿真發(fā)現，采樣點(diǎn)中數值≥cos(0.5?=0.9996的點(diǎn)有兩個(gè)，即239和594，從而可知結論是正確的。

理論上，采集到最大值所需時(shí)間為N/fs=(qM+p)/(160/3)ms=14.3062ms。實(shí)際中，需要采樣的時(shí)間要遠大于這個(gè)值，這里取t=20(N/fs)=286.124≈287ms。
注意，在287ms期間內，可以得到一個(gè)正的最大值和一個(gè)負的最大值，應根據實(shí)際情況選其中之一或從兩者取其一折衷。

以較低的采樣速率對信號進(jìn)行多周期連續采樣，可得到以較高速率對單個(gè)周期采樣的效果。這種方法解決了ADC器件的選型問(wèn)題。

圖3 系統設計原理圖

系統設計
本文所設計的系統如圖3所示。

時(shí)鐘分配：DSP時(shí)鐘由專(zhuān)用的10MHz晶振提供；其他時(shí)鐘由40MHz的晶振時(shí)鐘通過(guò)CPLD和FPGA提供：40MHz一路進(jìn)入CPLD，經(jīng)過(guò)4分頻后輸出，作為AD73322的主時(shí)鐘，另一路進(jìn)入FPGA，經(jīng)過(guò)內部PLL倍頻和分頻，產(chǎn)生80MHz、160MHz、160/3MHz的時(shí)鐘，分別送入ISL5217、AD9777和AD9244。

各器件的主要參數配置

AD73322：DMCLK=輸入時(shí)鐘=1，采樣速率為DMCLK/256=39.0625KHz，SCLK=DMCLK/8。

ISL5217：載頻為10.0655MHz，載頻相位=0，采樣頻率為39.0625KHz，插值倍數=16，數據輸入方式為并口，數據輸出方式為real、Shaping Filter 系數設置等。

AD9777：內插倍數=2，調試方式為none，雙端口輸入模式，使能PLL。
FPGA的主要工作：控制模塊，2倍插值濾波器，查找表，A/D采樣最值的搜索。

系統任務(wù)

前向通路：兩個(gè)任務(wù)，一是發(fā)送測試數據到功放并輸出；二是正常的數據通路。ADC以39.0625KHz的速率采樣數據，然后將數據傳送到DSP處理。DSP經(jīng)過(guò)AGC、濾波和調制后，以39.0625KHz的速率傳送到上變頻器ISL5217，它將對輸入數據進(jìn)行2048倍插值，達到80MHz，然后將其調制到10.0655MHz的載頻上，送往FPGA。FPGA將對其再進(jìn)行2倍插值處理，然后進(jìn)行預失真。最后，FPGA將預失真的數據送入DAC。DAC將對數據進(jìn)行2倍插值處理，數據速率達到320MHz，然后經(jīng)DAC輸出到功放。

反饋通路：負責功放特性的測量。RF_DA將以160/3MHz的速率進(jìn)行采樣，采樣后的數據進(jìn)入FPGA，FPGA將檢測這些采樣數據幅度最大值(正和負)，并將其送到DSP進(jìn)行記錄。
　　
系統工作流程
器件配置

在系統調試完成后，首先在CCS環(huán)境下將FPGA加載文件燒寫(xiě)到Flash存儲器中(只燒寫(xiě)一次)，在以后的工作中，開(kāi)機后，由DSP程序將FPGA的加載文件從Flash存儲器讀出來(lái)，通過(guò)FPGA串行配置方式加載到FPGA上，這樣，其他芯片就有了時(shí)鐘，然后DSP再配置其他器件。

功放特性的測量

DSP以39.0625KHz發(fā)數據，從0到最大值32767，每個(gè)數據發(fā)送時(shí)間持續287ms，產(chǎn)生幅度恒定的正弦波，然后從FPGA中讀取相應的包絡(luò )幅度最值。注意，在搜索最值前，應先使發(fā)送信號穩定下來(lái)，以確保檢測到的信號的準確性。

查找表的建立

考慮到采樣的誤差，檢測到的信號并不是平滑的曲線(xiàn)，如果直接利用監測到的信號來(lái)建表，系統誤差是很大的。因此，要對采樣的信號進(jìn)行平滑處理，其方法是多樣的，這里不作說(shuō)明。由于采樣信號的范圍可能小于-32767~+32767，要做歸一化處理，最后是啟動(dòng)正常的工作順序。
　　
結語(yǔ)
預失真是實(shí)現功率放大器線(xiàn)性化的有效方法，其實(shí)現簡(jiǎn)單易行，系統穩定。本文提出的方法簡(jiǎn)單有效，非常適用于一次開(kāi)機后，使用時(shí)間比較短的應用，因為時(shí)間長(cháng)，系統溫度會(huì )發(fā)生變化，功放的溫漂會(huì )造成功放特性的顯著(zhù)變化，使系統性能極度惡化。
　　
參考文獻
1．趙洪新，陳憶元，洪偉.一種基帶預失真RF功率放大器線(xiàn)性化技術(shù)的模型仿真和實(shí)驗，通信學(xué)報，2005年5月，第五期，第21卷
2．Intersil com，AN1022， Operation and Performance of the ISL5239 Pre-distortion Linearizer，July 2002