加強ESD保護的技巧

　　例如，如果將10Ω的電阻用于實(shí)現片上保護(RCHIP)，1Ω的RDYNAMIC用于外部ESD保護器，那么流經(jīng)IC的峰值電流應該是：

　　為了幫助降低流入IC的峰值電流，可以將電阻器串聯(lián)在外部ESD器件和IC之間，如圖6所示。

　　圖6

　　通過(guò)增加10Ω的緩沖電阻，就可以將流入IC的峰值電流降低約50%(如本例)。

　　很顯然，電阻可以增加10Ω以上，從而進(jìn)一步降低了允通電流。通常，最高電阻由應用要素決定。

　　還應注意，在將這種技術(shù)用于高速應用(如HDMITM和USB3.0)時(shí)更要小心。RBUFFER電阻器會(huì )干擾線(xiàn)路阻抗，使信號衰減的程度超出了2種標準合規性規范所規定的范圍，但是精心的電路板設計可以抵消任何不良影響。盡管如此，電路板設計者還是應該將這種技術(shù)保存在工具箱內，并在電路板或在系統ESD等級降至要求以下時(shí)使用。

　　結論

　　如今，現代芯片集對ESD瞬變導致的損壞比以往任何時(shí)候都更敏感。由于小型工藝技術(shù)的原因，這些IC需要穩定的外部ESD解決方案以便經(jīng)受住在系統ESD測試的考驗。

　　本文介紹了4種電路板設計者可以用來(lái)優(yōu)化ESD解決方案的策略或規程。

　　1. 縮短寄生“截斷”跡線(xiàn)的長(cháng)度或LESD。

　　2. 縮短GND跡線(xiàn)長(cháng)度和/或減少使用的通孔數量以便縮短LGND。

　　3. 讓特定設計上的LIC/LPORT比盡可能地小。

　　4. 如果1Ω-3Ω的電阻不夠，則在ESD器件和IC直接添加緩沖電阻器。

　　所有這些方法均旨在降低流經(jīng)IC的電壓，以及限制片上ESD結構必須處理的電流。按照這些簡(jiǎn)單規則行事能夠為電路板設計者提供更穩定、超出行業(yè)標準要求的ESD解決方案。