AD9822及其在面陣CCD系統中的應用
AD9822的初始化設置通過(guò)三線(xiàn)串行接口來(lái)實(shí)現,圖3為向內部寄存器寫(xiě)數據的時(shí)序。圖中,SLOAD是移位寄存器使能端,SDATA向移位寄存器寫(xiě)數據,SCLK為寫(xiě)數據的時(shí)鐘,在設計中,頻率選為1O MHz。SDATA數據長(cháng)度為2個(gè)字節,有效數據為12位。其中3位寄存器地址選通位,9位寄存器數據位。在2個(gè)字節的移位操作完畢之后,移位寄存器中的數據在SLOAD上升沿被送入并行鎖存寄存器中,即在SLOAD上升沿進(jìn)行系統配置更新。頻率選為10 MHz。

AD9822的工作時(shí)序由CDS驅動(dòng)時(shí)鐘和A/D轉換時(shí)鐘2部分組成。CDS驅動(dòng)時(shí)鐘信號為CDSCLK1和CDSCLK2,二者均在下降沿處采集信號。 CDSCLK1為第一次采樣觸發(fā)信號,CDSCLK2為第二次采樣觸發(fā)信號。在A(yíng)DCCLK下降沿處采樣經(jīng)過(guò)CDS處理后的電平信號。圖4為在 ise10.1中的仿真波形,其中,R為對應CCD輸出視頻信號的時(shí)鐘,它和CCD輸出信號的時(shí)序關(guān)系如圖5所示。由仿真結果可以看出,設計能夠滿(mǎn)足對 CCD視頻信號進(jìn)行相關(guān)雙采樣的要求。


4 結語(yǔ)
在此結合CCD成像器的特點(diǎn)詳細介紹了AD9822的性能特性以及其配置方法,作為高性能的CCD信號處理器,AD9822的內部結構完善,可編程參數配置靈活方便,其集成了CDS、PGA、ADC等電路,為系統設計帶來(lái)了方便。實(shí)驗證明,AD9822能較好地完成對高速面陣CCD信號的采集和轉換,滿(mǎn)足 CCD視頻處理的要求。
本文引用地址:http://dyxdggzs.com/article/180038.htm
評論