一種大動(dòng)態(tài)范圍的實(shí)時(shí)數控AGC電路的設計

射頻信號經(jīng)前端混頻處理后可輸出21．4 MHz的模擬中頻信號，該中頻信號的功率電平范圍為-80 dBm～20 dBm。經(jīng)過(guò)預選濾波器，該中頻信號將分別被送入到抗混疊濾波電路和信號幅度提取電路。設計中，在對信號進(jìn)行幅度提取前，應先對信號進(jìn)行不同增益的放大，增益分別為0 dB和40 dB，經(jīng)放大后的信號可送入峰值包絡(luò )檢波器中得到幅度值，從而完成信號幅度的提取。之后，可用分辨率比較低的ADC器件對幅度值進(jìn)行量化，當輸入信號比較大時(shí)，可根據0dB通道的量化值得到檔位信息；而當輸入信號比較小時(shí)，則可根據40 dB通道的量化值得到檔位信息。因此，根據不同增益通道的量化值來(lái)判斷檔位信息的方法極大地豐富了檔位信息，進(jìn)而精確地實(shí)現數控增益放大／衰減。
設計可選用AD公司推出的線(xiàn)性數控增益放大／衰減芯片AD8369，并采用兩片數控芯片級聯(lián)的方式對輸入信號進(jìn)行實(shí)時(shí)放大／衰減，共可得到90 dB的增益調節范圍。邏輯規則產(chǎn)生模塊可同時(shí)控制兩片數控增益放大／衰減芯片，以使增益平均分配在兩級數控增益放大／衰減芯片上，從而實(shí)現增益的粗調和細調。設計時(shí)可選用AD公司的14位ADC器件ADS6145來(lái)對模擬信號進(jìn)行量化。
由于A(yíng)DS6145轉換時(shí)的參考電壓為1 V，故應將該輸入信號幅度值盡可能的放大／衰減到略小于1 Vpp。本設計中的具體操作是將每一檔位中的最大輸入信號功率放大／衰減到12 dBm，這樣可以保證ADC工作在最佳狀態(tài)，以使輸出有效位最大。根據以上設計原則，便可以得到具體的分檔信息及表1所列的對應放大／衰減量表。

4 結束語(yǔ)
本文采用前饋式電路結構，并利用抗混疊電路的延遲特性實(shí)現了對輸入信號的實(shí)時(shí)放大／衰減。同時(shí)利用FPGA器件良好的數字特性實(shí)現了數控AGC的設計，從而實(shí)現了對信號的實(shí)時(shí)數字增益補償，有效減少了電路體積。同時(shí)，采用兩級數控增益放大／衰減器級聯(lián)和根據兩路不同增益通道提取的幅度值來(lái)判斷檔位信息，也提高了實(shí)時(shí)數控AGC電路的動(dòng)態(tài)范圍和整個(gè)系統的精度。實(shí)驗結果表明，該電路能夠實(shí)現實(shí)時(shí)AGC的電路功能，并有效擴展了動(dòng)態(tài)范圍。