KAI-02150的CCD模擬前端采集電路設計

AD9920A中內置相關(guān)雙采樣電路，主要由寄存器SHPLOC和SHDLOC來(lái)控制RSL和SGL的采樣時(shí)刻。SHP、SHD是通過(guò)將主時(shí)鐘周期分為64個(gè)邊沿時(shí)刻，相對于寄存器值被映射到4個(gè)象限中，每個(gè)象限包含了16個(gè)邊沿時(shí)刻。而數據輸出DATACLK相位可以通過(guò)DOUTPHASE寄存器進(jìn)行編程，可以設置從0～63的任何時(shí)刻。通過(guò)配置0x38地址的寄存器來(lái)設置SHPLOC和SHDLOC的值，從而對應了RSL和SGL在一個(gè)像素周期中的采集時(shí)刻。為使切換噪聲最小，應將DOUTPHASE寄存器設置為與SHP采樣位置相同的邊沿，或者設置為SHP采樣位置之后最多11個(gè)邊沿時(shí)刻，不應處于SHD采樣位置與SHD位置之后的11個(gè)邊沿之間。
在每個(gè)CCD感光器件的周?chē)加幸恍┎桓泄獾膮^間，這些就是暗像素區。通過(guò)AD9920A寄存器設置，將CLPOB使能在這些區間。當CLPOB使能后，AD9920A內部的電路就會(huì )自動(dòng)計算出這些暗參考電平的平均值。最終AD9920A輸出的數據是減掉暗參考電平后的有效值。暗像素參考電平采樣位置取決于CCD，對于KAI-02150，取行首的前20個(gè)暗像素來(lái)計算暗參考電平。
3．2 水平垂直時(shí)鐘時(shí)序設置
CCD水平時(shí)鐘時(shí)序的設置主要是對Master模式的AD9920A的寄存器0x30～0x34進(jìn)行配置，從而確定H1、H2、HL、RG在一個(gè)像素周期內上升沿和下降沿的位置。進(jìn)一步設置寄存器0x36和0x37來(lái)配置AD9920A的水平時(shí)鐘輸出的驅動(dòng)電流強度。
AD9920A的垂直時(shí)鐘時(shí)序設置比較靈活，通過(guò)預設多組V-Pattern、V-Sequence、Field寄存器可以組合出多種工作模式。在攝像機工作時(shí)，只需修改Mode寄存器就可以在多種工作模式間進(jìn)行切換。根據KAI-02150的Datasheet提供的垂直時(shí)鐘時(shí)序圖所示，CCD最后一行像素輸出所需垂直時(shí)鐘和其他行不同。所以對工作在Master模式的AD9920A設置了2組V-Pattern寄存器、2組V-Sequence寄存器，并根據需要設置了3組Field寄存器，來(lái)獲得3種工作模式。
3．3 電子快門(mén)設置
文中采用AD9920A的GPO04作為CCD的電子快門(mén)信號。AD9920A的GPO04既可以作為普通I／O口使用，又可以和片內XSUBCK信號相連而作為XSUBCK輸出。通過(guò)配置0x8E、0x8F、0x90寄存器的值，來(lái)控制電子曝光時(shí)間的長(cháng)短。

4 實(shí)驗測試結果
通過(guò)后級FPGA按照AD9920A的Datasheet上提供的上電順序進(jìn)行寄存器配置，AD9920A就可以輸出采集到的BAYER陣列格式的數字視頻信號。經(jīng)過(guò)一系列的調試后，保證CCD水平垂直驅動(dòng)時(shí)鐘信號、電荷復位信號、電子快門(mén)信號均符合KAI-02150的參數需求，獲得數字高清圖像。示波器采集到的主要信號波形如圖5所示，其中，圖4(a)是水平驅動(dòng)時(shí)鐘，上方是H1Sa，下方是H2Sa；圖4(b)是垂直驅動(dòng)時(shí)鐘，上方是V1B，下方是V3B；圖4(c)是CCD輸出的模擬信號與RG復位信號，上方是Video_A，下方是RG_a；最終通過(guò)后級DSP處理模塊網(wǎng)絡(luò )輸出到上位機的圖像如圖5所示。