高斯噪聲源電路的設計與實(shí)現
加入技術(shù)交流群
為了對這7段空間進(jìn)行尋址，設計圖4的尋址電路，該尋址電路具有收縮的特性，隨著(zhù)地址增長(cháng)，2個(gè)相鄰地址對應的輸入x間的距離越來(lái)越小。當x7=1時(shí)，對應x坐標大于0．5，尋址電路中間部分可以視為通路，電路直接尋址取得直線(xiàn)斜率和偏移后通過(guò)計算模塊獲得高斯噪聲輸出。當x7=0時(shí)，通過(guò)多路選擇器對尋址做相應變換，同時(shí)x7作為控制信號，控制計算模塊結果取反。本文引用地址：http://dyxdggzs.com/article/175995.htm
4 仿真結果
文中采用XILINX公司的Virtex5系列的XC5VLX50T芯片上實(shí)現了上述設計，設計主要占用了20％的可配置的SLICE和一塊片上BRAM，實(shí)現了±4σ的高斯噪聲源，將5 000點(diǎn)的輸出結果導入到Matlab里并繪制直方圖，得到如圖5所示。
由圖可以看出，生成的噪聲序列密度函數基本符合高斯分布，達到了設計要求。
5 結束語(yǔ)
高斯源噪聲作為最常用的噪聲源之一，經(jīng)常被應用于各種需要加噪處理的系統和算法。相對于傳統的高斯噪聲源來(lái)說(shuō)，基于FPGA的非均勻折線(xiàn)逼近的高斯噪聲源具有高速、占用資源少、精度高、可移植性強的優(yōu)點(diǎn)。容易作為IP核，移植到高速的數字系統中。
評論