用于實(shí)時(shí)時(shí)鐘的32.768kHz晶振電路分析與設計

　　C 是M4 管源端的結點(diǎn)電容，即：

　　Cin 是反相器的輸入電容。

　　比較器的頻率響應可以表示為：

　　其中

　　3 電路設計及仿真

　　圖2 所示電路搭建仿真模型用Hspice 進(jìn)行仿真。圖2 中需要給電路提供一個(gè)直流電平，所以在OUT 端連接一個(gè)PMOS 管，其源端接電源，漏端和柵端接在OUT 點(diǎn)，作為一個(gè)等效電阻?？紤]到圖1 中NMOS 管的gm 大小的限制，經(jīng)過(guò)計算取WPL =2μP8μ，其gm = 9. 5μs.負載電容Cl1 和Cl2 取10μ，以確保晶振的振蕩頻率為32. 768kHz , 在實(shí)際仿真中可以對負載電容進(jìn)行調整以獲得準確的振蕩頻率。Ribias 一般取10M 到25M 之間，當Ribias 增大時(shí)，NMOS 管的反相放大器的增益增大，此時(shí)振蕩器的起振時(shí)間變小。另外，仿真時(shí)為了讓電路起振需要在IN 端給一個(gè)電流擾動(dòng)。該部分的仿真結果如圖5 所示，IN 和OUT 兩端正反饋過(guò)程明顯，從而產(chǎn)生相位相反的正弦信號。

圖5 晶振電路部分IN 和OUT端的電壓波形

　　圖4 中要求比較器有較高的增益，帶寬超過(guò)32. 768kHz ,根據給定的輸出最大最小值和傳輸時(shí)間設計好各個(gè)管子的寬長(cháng)比后，仿真得到如圖6 所示的比較器的傳輸曲線(xiàn)。

圖6 比較器的傳輸特性曲線(xiàn)。