具有自適應開(kāi)機和冬眠功能的電源管理設計

圖4中的部件：SoC為主控芯片；PMU為主控芯片內的電源管理單元；PMIC為電源管理芯片；SDRAM為動(dòng)態(tài)存儲器，包括DDR／DDR2／DDR3等；PoR為復位發(fā)生器；KBIC為鍵盤(pán)控制芯片，用于喚醒“冬眠”，其INTn與PSI1相連，I2C連到SoC的相應接口；KBIC由VDDM供電；圖4中的信號：VDDP／VDDM／VDDC為PMIC的電源輸出，分別給PMU，SDRAM／KBIC和其他部分供電；CKE是從SoC輸出至SDRAM的控制信號，用于控制SDRA M的自刷新?tīng)顟B(tài)；SoC的電源使能輸出PSO0／PSO1被拉到關(guān)斷狀態(tài)(如果使能電平為高，拉到GNDP，否則拉到VDDP)。
3．2 冬眠功能實(shí)現過(guò)程
3．2．1 進(jìn)入冬眠
(1)軟件保存快速啟動(dòng)代碼和當前程序現場(chǎng)到SDRAM；
(2)軟件控制SDRAM進(jìn)入自刷新模式(CKE=0并保持到喚醒之后)；
(3)軟件控制SoC預備進(jìn)入“冬眠”模式(包括停時(shí)鐘，關(guān)PLL等)；
(4)軟件將快速啟動(dòng)的初始地址寫(xiě)入PSR；
(5)軟件將2’bI0寫(xiě)入PCR(即關(guān)VDDC，保持VDDM)；
(6)硬件上PSO0輸出高阻，PSO1輸出有效使能電平；由于VDDC掉電，RSTn拉低復位有效；CKE輸出為高阻，由下拉保持在低電平使SDRAM維持自刷新?tīng)顟B(tài)。
3．2．2 喚醒冬眠
(1)用戶(hù)按下指定鍵導致PSI1拉低達到閾值時(shí)間，觸發(fā)冬眠喚醒邏輯；
(2)硬件控制PSO0輸出有效使能電平使VDDC上電；
(3)SoC進(jìn)入復位階段，其中CKE的復位值為0；
(4)PoR在經(jīng)過(guò)固定延遲后太高RSTn，使復位失效；
(5)SoC進(jìn)入啟動(dòng)階段，控制權交給軟件；
(6)軟件判斷此為冬眠喚醒而非開(kāi)機啟動(dòng)，控制SDRAM跳出自刷新?tīng)顟B(tài)；讀PSR獲得啟動(dòng)地址，直接運行SDRAM上的啟動(dòng)代碼，并回到冬眠前的現場(chǎng)；
(7)軟件判斷引起冬眠喚醒的原因，執行相應操作。(在上述功能框圖中，KBIC被用作喚醒部件，按任意鍵都會(huì )引發(fā)“冬眠”喚醒，然后軟件通過(guò)I2C讀出鍵值確定所按何鍵)。

4 結語(yǔ)
自適應開(kāi)機功能簡(jiǎn)化了PCB上供電電路的設計，也使系統設計者能自由選擇性?xún)r(jià)比更高的PMIC從而有助于降低整機成本；自適應開(kāi)機的實(shí)現方法已由筆者所在公司申請專(zhuān)利保護。
本文所公開(kāi)的冬眠功能已成功用于電紙書(shū)的應用：讀者閱讀當前頁(yè)時(shí)，SoC進(jìn)入冬眠狀態(tài)，超級省電；當讀者按動(dòng)翻頁(yè)鍵(PgDn或PgUp)時(shí)，SoC快速復活并顯示下一頁(yè)或上一頁(yè)的內容，然后又開(kāi)始冬眠。當使用Mobile SDRAM作為外部動(dòng)態(tài)存儲器時(shí)，筆者測量其電紙書(shū)參考系統的普通待機功耗為2．2 mA，而在“冬眠”狀態(tài)下的待機功耗為180μA(主要來(lái)自Mobile SDRAM的自刷新功耗)。由是，利用冬眠功能本電紙書(shū)一次充電后的使用時(shí)間可從數周延長(cháng)到數月。