TigerSHARC DSP在信號處理系統中的應用

關(guān)鍵詞：TigerSHARC DSP；運算量；復位；功耗

隨著(zhù)人們對實(shí)時(shí)信號處理要求的不斷提高和大規模集成電路的迅速發(fā)展，作為數字信號處理核心和標志的數字信號處理器?ＤＳＰ?芯片得到了快速的發(fā)展和應用。本文將介紹Ａｎａｌｏｇ Ｄｅｖｉｃｅ公司的一款ＤＳＰ－ＴｉｇｅｒＳＨＡＲＣ在信號處理系統中的應用，并將對設計中的一些問(wèn)題進(jìn)行討論說(shuō)明。

１　系統設計及各部分功能簡(jiǎn)介

圖１所示是一個(gè)信號處理系統的硬件框圖。實(shí)際上，為了簡(jiǎn)化系統硬件，減少ＤＳＰ片間連線(xiàn)，該系統的６個(gè)ＤＳＰ以松耦合的鏈路方式進(jìn)行連接。首先由ＤＳＰ１通過(guò)外部ＤＭＡ方式讀入中頻解調后的Ｉ、Ｑ路數據，并由ＤＳＰ１對讀入數據進(jìn)行脈沖壓縮?匹配濾波?，脈沖壓縮后進(jìn)行二次對消，以消除固定雜波。再由ＤＳＰ１將處理后的數據按距離單元段通過(guò)鏈路口０、１分別發(fā)送給ＤＳＰ２、ＤＳＰ４。ＤＳＰ２、ＤＳＰ４主要進(jìn)行目標檢測?ＭＴＤ?，并采用滑窗加權ＦＦＴ實(shí)現窄帶多譜勒濾波器組。當ＤＳＰ２、ＤＳＰ４完成ＭＴＤ后? 再將對應每個(gè)距離單元的１６個(gè)輸出數據通過(guò)鏈路口分別送到ＤＳＰ３和ＤＳＰ５。之后，由ＤＳＰ３、ＤＳＰ５先進(jìn)行求模運算，再進(jìn)行恒虛警計算。ＤＳＰ３、ＤＳＰ５處理后的數據經(jīng)鏈路口傳輸到ＤＳＰ６，在ＤＳＰ６接到該信號后，先對距離單元內１６個(gè)輸出進(jìn)行門(mén)限處理，并選擇其中最小雜波剩余值作為本單元的輸出。門(mén)限處理后，ＤＳＰ６還應完成視頻積累，視頻積累采用累加求平均的方式，這樣可以避免反饋積累的拖尾現象。視頻數據以ＤＭＡ方式通過(guò)外部口送出，并分別加到Ｄ／Ａ與ＤＳ９６Ｆ１７２等輸入端，前者產(chǎn)生模擬視頻，后者以差分形式送到顯示單元。

圖1

２?。裕椋纾澹颍樱龋粒遥?ＤＳＰ簡(jiǎn)介

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ是一款高性能的靜態(tài)超標量數字信號處理器，該處理器專(zhuān)為大的信號處理和通信任務(wù)而在結構上進(jìn)行了優(yōu)化。由于該處理器將非常寬的存儲帶寬和雙運算模塊結合在一起，從而建立了數字信號處理器性能的新標準。ＴｉｇｅｒＳＨＡＲＣ靜態(tài)超標量結構使ＤＳＰ每周期能夠執行多達４條指令、２４個(gè)１６－ｂｉｔ定點(diǎn)運算和６個(gè)浮點(diǎn)運算。

該ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ器件在三條相互獨立的１２８ｂｉｔ寬度的內部數據總線(xiàn)中，每條可連接三個(gè)２Ｍｂｉｔ內部存儲器中的一個(gè)，并可提供４個(gè)字的數據、指令及Ｉ／Ｏ訪(fǎng)問(wèn)和１２Ｇｂｙｔｅｓ／ｓ的內部存儲器帶寬。當其運行在２５０ＭＨｚ時(shí)，ＡＤＳＰ－ＴＳ１０１Ｓ的內核指令周期為４ｎｓ，同時(shí)可以提供２０億次的４０ｂｉｔ ＭＡＣ運算或者５００萬(wàn)次８０ｂｉｔ ＭＡＣ運算。

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ器件的主要性能如下：

●最高運行速度為２５０ＭＨｚ，指令周期為４ｎｓ；

●帶有６Ｍｂｉｔｓ片內ＳＲＡＭ；

●帶有雙運算模塊?每個(gè)內部包含有一個(gè)ＡＬＵ、一個(gè)乘法器、一個(gè)移位器和一個(gè)寄存器組；

●具有一個(gè)外部端口、４個(gè)鏈路口和可編程標志引腳、ＳＤＲＡＭ控制器和２個(gè)定時(shí)器；

●與用于片上仿真的ＩＥＥＥ１１４９．１標準的ＪＴＡＧ接口兼容；

●可通過(guò)共享總線(xiàn)無(wú)縫連接多達８個(gè)Ｔｉｇｅｒ-ＳＨＡＲＣ ＤＳＰ的片內總線(xiàn)仲裁。

３　系統運算量分析及計算時(shí)間估計

根據信號處理任務(wù)，下面具體分析系統各組成部分的運算量，并估計所需的時(shí)間，并確定完成算法所需的ＤＳＰ數目（總信號處理周期小于１０００μｓ）。

３．１ 脈沖壓縮

圖２所示是采用ＦＦＴ技術(shù)實(shí)現脈沖壓縮濾波的算法框圖。若總距離單元數為１２００，則需做２０４８點(diǎn)復數ＦＦＴ。當２０４８點(diǎn)復數ＦＦＴ完成后，還必須和預先存儲好的匹配濾波器系數Ｈ?ｋ?相乘。一般需要做２０４８個(gè)復數乘法，相乘結果還需做２０４８點(diǎn)復數ＩＦＦＴ以獲得脈沖壓縮結果。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做２０４８點(diǎn)復數ＦＦＴ?ＩＦＦＴ?大約需要１００μｓ?工作在２５０ＭＨｚ?。因此，可以充分利用ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的雙運算塊和單指令多數據?ＳＩＭＤ?特點(diǎn)同時(shí)進(jìn)行兩個(gè)距離單元的復數乘法，這種方法完成２０４８個(gè)復數乘法僅需２５μｓ。

固定雜波對消可以采用二次對消器來(lái)實(shí)現，其差分方程為：

ｙ（ｎ）＝ｘ（ｎ）－２ｘ（ｎ－１）＋ｘ（ｎ－２）

對于每個(gè)距離單元，它都需要取三個(gè)數、做兩個(gè)減法、一個(gè)加法并存儲一個(gè)數，這樣，完成１２００個(gè)距離單元的二次對消大約需要２５μｓ。因此，脈沖壓縮和固定雜波二次對消只需要一片ＤＳＰ便可完成，而且還有較多時(shí)間富余。

３．２ 動(dòng)目標檢測（ＭＴＤ）

用ＦＦＴ實(shí)現窄帶多譜勒濾波器組時(shí)，為了降低旁瓣，可在系統中采用滑窗加權ＦＦＴ的方法，權系數為海明權，即：

Ｓ（ｋ）＝ＦＦＴ{Ｓ(ｎ)Ｗ(ｎ)}?　?。睿剑?１,２,…Ｎ－１

其中Ｓ(ｎ)為雷達回波序列,而Ｗ(ｎ)則可用下式表示：

Ｗ(ｎ)＝０．５４－０．４６ｃｏｓ[２πｎ／（Ｎ－１）]

?。睿剑?１,２,…Ｎ－１

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做１６點(diǎn)加權復數ＦＦＴ大約需要８０個(gè)指令周期?０．３２μｓ?，因此，當距離單元數為１２００時(shí)，共需３８４μｓ。這樣，此滑窗多譜勒濾波器組?考慮到運算的輔助操作?僅需要兩片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ就可實(shí)現并行處理，且還有較多的富余時(shí)間。

３．３ 求模

求?？刹捎萌缦陆乒剑?/P>

一般情況下，求模須對每個(gè)距離單元的１６個(gè)通道ＦＦＴ輸出進(jìn)行運算。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做一個(gè)１６通道的求模運算需要０．５μｓ，距離單元數為１２００時(shí)，共需６００μｓ?故可由兩片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ并行處理。

３．４ 恒虛警

恒虛警算法框圖如圖３所示。

該算法可充分利用ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的雙運算模塊，同時(shí)并行處理兩個(gè)距離單元的兩個(gè)通道，完成１２００個(gè)距離單元的１６個(gè)通道的恒虛警計算共需５００μｓ，故可用ＤＳＰ３和ＤＳＰ４并行處理。

３．５ 積累

積累可采用簡(jiǎn)單累加求平均的方式，由于其計算量較少，因此，用一片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ實(shí)現仍有較大時(shí)間富余。

綜上所述，由ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ構成的高速信號處理系統總共僅需６片ＤＳＰ，即可對不同的距離單元段進(jìn)行并行處理。

４?。裕椋纾澹颍樱龋粒遥?ＤＳＰ特殊的復位方式

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的上電復位波形較為特殊，在設計時(shí)應充分重視，建議采用ＣＰＬＤ實(shí)現其復位。上電復位波形要求如圖４所示。但應注意以下幾點(diǎn)：

（１）ｔＳＴＡＲＴ＿ＬＯ在供電穩定之后必須至少大于１ｍｓ?

（２）ｔＰＵＬＳＥ１＿ＨＩ必須大于５０個(gè)系統時(shí)鐘周期，同時(shí)小于１００個(gè)系統時(shí)鐘周期；

（３）ｔＰＵＬＳＥ２＿ＬＯ 必須大于１００個(gè)系統時(shí)鐘周期。

（４）在ＤＳＰ上電后，如需正常復位，其低電平持續時(shí)間必須大于１００個(gè)系統時(shí)鐘周期。

本系統采用ＥＰ１Ｋ５０產(chǎn)生上電復位波形和時(shí)序控制。由于ＥＰ１Ｋ５０需要一個(gè)配置芯片，而且它和ＤＳＰ存在一個(gè)上電先后的問(wèn)題。也就是說(shuō)，在上電后，如果ＣＰＬＤ芯片完成配置文件的讀入時(shí)，ＤＳＰ仍未上電穩定，則應充分延長(cháng)Ｔｓｔａｒｔ＿ｌｏ的低電平時(shí)間，以避免ＤＳＰ上電未穩定而ＣＰＬＤ上電波形已結束。因此，應保證ＤＳＰ上電穩定先于ＣＰＬＤ芯片配置文件的讀入，此問(wèn)題在系統設計時(shí)應予以充分重視，否則ＤＳＰ將無(wú)法正常工作。

５　電源供電及功耗估計

ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ有三個(gè)電源，其中數字３．３Ｖ為Ｉ／Ｏ供電；數字１．２Ｖ為ＤＳＰ內核供電；模擬１．２Ｖ為內部鎖相環(huán)和倍頻電路供電。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ要求數字３．３Ｖ和１．２Ｖ應同時(shí)上電。若無(wú)法嚴格同步，則應保證內核電源１．２Ｖ先上電，Ｉ／Ｏ電源３．３Ｖ后上電。本系統在數字３．３Ｖ輸入端并聯(lián)了一個(gè)大電容，而在數字１．２Ｖ輸入端并聯(lián)了一個(gè)小電容，其目的就是為了保證３．３Ｖ充電時(shí)間大于１．２Ｖ充電時(shí)間，以便很好地解決電源供電先后的問(wèn)題。

５．１ 內核功耗估計

內核最大電流為１．２７７Ａ，該電流是ＤＳＰ進(jìn)行單指令多數據（ＳＩＭＤ）方式下，４個(gè)１６位定點(diǎn)字乘加與兩個(gè)四字讀取并行操作以及進(jìn)行由外部口到內部存儲器ＤＭＡ操作所需的電流。實(shí)際上，ＤＳＰ內核電流大小還和內核工作頻率有關(guān)，圖５所示是其內核電流與頻率的關(guān)系曲線(xiàn)。因此，供給ＤＳＰ內核電流可根據不同的并行處理任務(wù)和內核工作頻率來(lái)確定。若并行處理較少，工作頻率低，所需電流就小。這樣，最大內核功耗為：

ＰＤＤ＝ＶＤＤＩＤＤ＝１．２１．２７７＝１．５３４Ｗ

５．２ 外部口功耗估計

外部口的功耗（對ＶＤＤ－ＩＯ）主要是輸出引腳(例如數據線(xiàn)的某個(gè)位由高到低，或由低到高) 轉換的功率消耗，而且該功耗與系統無(wú)關(guān)。由于這種轉換的外部平均電流為０．１３７Ａ，因此，功耗為：

ＰＤＤ＿ＩＯ＝０．１３７０Ａ３．３Ｖ＝０．４５Ｗ

６　結束語(yǔ)

本文介紹了多片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ在實(shí)時(shí)信號處理系統中的應用。該系統充分利用了ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ高速的運算能力及數據吞吐量，可對不同的距離單元段進(jìn)行并行處理。文中分析了系統的運算量、所需計算時(shí)間以及完成算法所需的ＤＳＰ數，并且討論了ＤＳＰ應用過(guò)程中的復位，電源設計和功耗問(wèn)題，因而具有一定的工程指導意義。實(shí)踐表明，由ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ構成的系統硬件結構簡(jiǎn)單，軟件編寫(xiě)容易，且成本較低。目前該系統已成功用于某雷達系統。