C8051F單片機實(shí)驗系統設計
單片機將字庫/圖形庫內的圖形或文字數據以及這些數據在液晶上所顯示的位置信息傳送給由FPGA芯片構成的液晶控制IP核。由于LCD是慢速設備,單片機發(fā)送至LCD控制器的顯示數據信息的速度通常大于LCD顯示更新速度,因此需將這些數據和信息送入數據存儲器中緩存。由于FPGA芯片的片內RAM容量有限,系統中外擴了1片RAM作為顯示數據緩沖器。由FPGA芯片構成的顯示控制IP核需讀取外擴顯示RAM中的數據,再通過(guò)顯示驅動(dòng)電路按字節送至LCD進(jìn)行顯示:因此在所設計的顯示驅動(dòng)電路中設計了一個(gè)雙端口RAM,既能將顯示數據緩存器中的顯示數據寫(xiě)入雙端口RAM,同時(shí)又能將雙端口RAM中的數據讀出,再將數據送至LCD數據接口。
2.3 SRAM模塊
C8051F020內部有位于外部數據存儲器空間的4 096字節的片上RAM,還有外部數據存儲器接口EMIF,可用于訪(fǎng)問(wèn)片外存儲器和存儲器映射的I/O器件。外部數據存儲器接口EMIF可配置到低I/O端口P0~P3,也可配置到高I/O端口P4~P7。而且,既可以配置為數據、地址復用方式,也可以配置為非復用方式。若要節省端口I/O,可采用數據、地址復用方式,能節省8根端口線(xiàn),但是速度較慢,若要提高速度,則可
以采用非復用方式。
2.3.1 配置外部存儲器接口的步驟
1)將EMIF選到低端口(P3~P0)或選到高端口(P7~P4)。
2)選擇復用方式或非復用方式。
3)選擇存儲器模式(只用片內存儲器、不帶塊選擇的分片方式、帶塊選擇的分片方式或只用片外存儲器)。
4)設置與片外存儲器或外設接口的時(shí)序。
5)選擇所需要的相關(guān)端口的輸出方式。
在本系統中考慮到(28051F020單片機的PO~P3口大部分為功能復用引腳,為使單片機的資源得到最大的開(kāi)發(fā),將單片機的高端I/O口,即P4~P7接入FPGA,并通過(guò)FPGA對RAM進(jìn)行訪(fǎng)問(wèn)。將單片機配置為高端口(P4~P7)、地址/數據總線(xiàn)分時(shí)復用方式,FPGA控制RAM的片選、讀/寫(xiě)等操作,其中注意FPGA、單片機、RAM的時(shí)序統一問(wèn)題。
2.4 UART串口
UART是一種通用串行數據總線(xiàn),該總線(xiàn)雙向通信,可以實(shí)現全雙工傳輸和接收。在嵌入式設計中,UART用來(lái)與PC進(jìn)行通信,包括與監控調試器和其他器件,如EEPROM通信。
UART首先將并行數據轉換成串行數據來(lái)發(fā)送。消息幀從一個(gè)低位起始位開(kāi)始,后面是若干數據位,一個(gè)可用的奇偶校驗位和一個(gè)高位停止位。接收器發(fā)現開(kāi)始位時(shí)它就知道數據準備發(fā)送,并嘗試與發(fā)送器時(shí)鐘頻率同步。在接收過(guò)程中,UART從消息幀中去掉起始位和結束位,對進(jìn)來(lái)的字節進(jìn)行奇偶校驗,并將數據字節從串行轉換成并行。UART也產(chǎn)生額外的信號來(lái)指示發(fā)送和接收的狀態(tài)。例如,如果產(chǎn)生一個(gè)奇偶錯誤,UART就置位奇偶標志。
C805lF020單片機中有兩個(gè)增強型串行口:UART0和UARTl。所謂增強型是指,這兩個(gè)串口都具有幀錯誤檢測和通信地址硬件識別功能。它們都可以工作在全雙工異步方式或半雙工同步方式,并且支持多處理器通信。開(kāi)發(fā)板外擴兩個(gè)增強型UART串口,實(shí)現單片機與PC機、單片機和單片機之間的通信。其電路連接如圖4所示。本文引用地址:http://dyxdggzs.com/article/173130.htm
評論