基于A(yíng)D9851信號發(fā)生器的設計
加入技術(shù)交流群
2 系統硬件設計
2．1 設計方案
本設計方案采用AD9851芯片的并行數據模式，系統框圖如圖2所示。系統包含單片機電路、AD9851芯片、低通濾波器電路、功率放大電路以及信號輸出電路共5部分。其中單片機電路部分選用通用的51系列單片機AT89S52，外部晶振頻率為12 MHz。低通濾波器電路選用無(wú)源濾波器來(lái)進(jìn)行設計，由于本設計最高輸出頻率為30 MHz，所以低通濾波器的截止頻率在40 MHz左右?；鶞蕰r(shí)鐘采用貼片封裝30．000 0 MHz有源晶振，為AD9851芯片提供高穩定度，高精確度的信號源。本文引用地址：http://dyxdggzs.com/article/171641.htm
2．2 低通濾波器電路的設計
低通濾波器電路采用2階LC橢圓低通濾波器，能有效抑制DDS的輸出雜散。電路如圖3所示。
2．3 功率放大電路的設計
功率放大電路采用AD828寬頻帶運放芯片。AD628內部集成兩個(gè)運算放大器，供電方式有雙電源供電和單電源供電兩種，特別適合于高頻信號的變換與傳輸。本設計中為了提高信號峰峰值的輸出幅度，芯片電源采用雙電源正負10 V直流電源。這樣可以保證在10 MHz的帶寬內得到一個(gè)相對較高的電壓幅度。
3 系統軟件設計
3．1 AD9851的復位工作時(shí)序
AD9851的復位時(shí)序如圖4所示。從時(shí)序可以看出，AD9851芯片復位的條件是在RESET引腳出現一個(gè)高電平，并持續時(shí)間至少為trs。根據手冊提供的時(shí)間參數，可知道trs最短時(shí)間是5個(gè)系統時(shí)鐘，沒(méi)有時(shí)間上限。由于系統電路中，單片機的晶振采用12 MHz。執行一條指令所需要的時(shí)間是1μs，為了保證復位時(shí)序的可靠性，采用復位的時(shí)間為10ms。
評論