用Xtensa可配置處理器實(shí)現高性能低功耗系統
加入技術(shù)交流群
加速FFT運算
按頻率抽取快速傅立葉變換FFT算法的核心是一種稱(chēng)為“蝶形”的運算。蝶形操作是FFT算法的最里層循環(huán)的運算。每個(gè)蝶形運算需要六次加法和四次乘法來(lái)計算基2蝶形結果的實(shí)部和虛部。采用TIE（Tensilica Instruction Extention）語(yǔ)言，設計團隊可以用四個(gè)加法器和兩個(gè)乘法器來(lái)擴展整個(gè)Xtensa處理器的流水線(xiàn)，以便使得一半FFT蝶形運算可以在一個(gè)流水線(xiàn)時(shí)鐘周期內完成。
Xtensa處理器的可配置數據總線(xiàn)接口可以定義成128位寬，這樣所有蝶形結果的實(shí)部和虛部整數輸入項就可以在一個(gè)時(shí)鐘周期內加載到專(zhuān)用的FFT輸入寄存器中。所有計算完成的輸出部分也可以在一個(gè)時(shí)鐘周期內存儲到存儲器中。由于每一個(gè)FFT蝶形運算的加載和存儲操作都需要一個(gè)時(shí)鐘周期，因此FFT計算最有效的辦法是將每個(gè)FFT一半蝶形運算擴展為兩個(gè)時(shí)鐘周期，這樣后續蝶形運算的加載操作和前面蝶形運算的存儲操作就可以同時(shí)進(jìn)行。這種方法節省了硬件開(kāi)銷(xiāo)，同時(shí)也匹配了數據運算資源和數據傳輸資源。
加速維特比編碼
在通常情況下，RISC處理器需要50個(gè)到80個(gè)指令周期才能完成一個(gè)維特比蝶形運算。一個(gè)高端的超長(cháng)指令字DSP（如TI的TMS320C64XX）只需要1.75個(gè)時(shí)鐘周期就可以完成一個(gè)維特比蝶形運算。Tensilica的指令擴展語(yǔ)言TIE允許用戶(hù)在Xtensa處理器體系結構ISA中增加一條維特比蝶形運算指令。該設計使用了處理器中可配置的128位I/O總線(xiàn)來(lái)每次加載8個(gè)符號、增加流水線(xiàn)硬件，如下圖所示。
加速MPEG-4解碼器
通過(guò)指令擴展和并行操作執行來(lái)提升性能的另一個(gè)例子是視頻應用領(lǐng)域的MPEG-4。MPEG-4視頻數據編碼中最困難的地方是動(dòng)態(tài)估計，它需要搜索相鄰的視頻數據幀得到相似的象素數據塊。這個(gè)搜索算法的最內層循環(huán)包括一個(gè)SAD（絕對差之和）運算操作，該操作包括一次減法、一次絕對值運算和對前一個(gè)計算出來(lái)的結果值進(jìn)行的一次加法運算。在一個(gè)時(shí)鐘周期內，可以混合執行所有這三個(gè)SAD部件操作（減法、取絕對值和加法操作），并且在一個(gè)時(shí)鐘周期內，SIMD操作可以完成所有的16個(gè)像素的計算操作，這就將系統需要完成的每秒六億四千一百萬(wàn)次操作降低為每秒一千四百萬(wàn)次操作，大大減少了系統的運算量。
總體而言，采用可配置、可擴展處理器核來(lái)設計處理器可以加速嵌入式算法的性能，這是通過(guò)多對專(zhuān)用算法量身定做的，而不是通過(guò)匯編語(yǔ)言代碼或者RTL硬件設計來(lái)完成的。采用可擴展處理器的好處是設計人員可以準確地添加系統資源以獲得算法的理想性能，而不是試圖將算法生搬硬套到固定指令集體系結構的處理器中。這種新的處理器設計方法所帶來(lái)的結果是極大地提高了執行算法的處理器性能，通常超出了現在最先進(jìn)的固定指令集體系結構微處理器和數字信號處理器DSP核的能力。在多數情況下，設計人員可以用可配置處理器去替換整個(gè)的RTL模塊以適合所需要的系統應用，并且由于這種設計方法所固有的編程特性而節約了關(guān)鍵的設計和驗證時(shí)間，并增加了系統的靈活性。
評論