DMR終端鎖相調頻接收機設計
加入技術(shù)交流群
完成VCO后根據所選路的PLL頻率合成芯片設計環(huán)路濾波器。PLL頻率合成芯片MB15E03SL是Fujitsu公司生產(chǎn)的串行輸入吞脈沖PLL頻率合成器，最高支持1．2 GHz的工作頻率，內部集成了低噪聲數字鑒相器，可設置雙模比例因子M／M+1，14 bit可編程參考分頻比R及18 bit的可編程N分頻器，芯片提供非常簡(jiǎn)單的三線(xiàn)SPI串行輸入設定上述各項參數得到所需頻率，輸出頻率計算式為
本文引用地址：http://dyxdggzs.com/article/166844.htm
MB15E03SL其他參數詳見(jiàn)數據手冊，鎖相環(huán)頻率合成器設計原理圖，如圖4所示。
根據系統要求：信道間隔12．5 kHz，容差±2 ppm，鎖定時(shí)間4 ms，根據文獻[2]計算得環(huán)路帶寬必須滿(mǎn)足Fc≥1．6 kHz。由于增大環(huán)路帶寬可以減小鎖定時(shí)間，而環(huán)路太寬則會(huì )嚴重影響相位噪聲，并且一般要求Fc不超過(guò)比較頻率FPD的1／5，選擇Fc=2．5．kHz。在VCO調制靈敏度等于20 MHz／V，電荷泵增益選擇為Kφ=±1．5 mA，比較頻率fPD=1 2．5 kHz，輸出頻率范圍為420～470 MHz，環(huán)路濾波帶寬Fc=2．5 kHz，相位裕量φ=48°，環(huán)路濾波極點(diǎn)比T3／T1=45％，參考輸入頻率13 MHz的條件下計算環(huán)路濾波器的各項參數。得到環(huán)路濾波器參數為：R_LF1=3．3 kΩ，R_LF2=5．6 kΩ，C_LF1=4．7 nF，C_LF2=47 nF，C_LF3=2．2 nF 。理論計算結果表明，在此環(huán)路條件下鎖相環(huán)鎖定時(shí)間Lock-time=1．3 ms，相位噪聲能達到PN=-94．07 dBe／Hz@10 kHz，環(huán)路帶寬Fc=2．56 kHz，相位裕量為39．52°，已經(jīng)能夠達到系統需求，根據此環(huán)路濾波條件建立調頻鎖相環(huán)原理圖，如圖4所示。圖5為鎖相環(huán)430 MHz時(shí)的雜波測試圖。
(3)下變頻混頻器電路設計。
Maxim公司的MAX2680是一低功耗、低噪聲系數，專(zhuān)門(mén)適用于低電壓操作的下變頻混頻器。它的適用頻率為400～2 500 GHz，供電電壓為2．7～5．5 V，具有較高的三階輸入截止點(diǎn)(IIP3在2 450 MHz)和0．1μA的低功率關(guān)閉模式，是手持通信設備的理想器件，因此本設計采用此芯片。電路設計，如圖5所示。
本接收機采用兩次下變頻進(jìn)行鑒頻，MAX2680為第一次下變頻，產(chǎn)生一個(gè)45．05 MHz的中頻信號。／SHDN為開(kāi)關(guān)控制使能端，當為低電平時(shí)芯片不工作，當為高電平時(shí)芯片正常工作。接收的RF信號范圍為400～450MHz，滿(mǎn)足MAX2680的適用范圍，本振信號L0由鎖相環(huán)混頻器產(chǎn)生。理論上，當RF為400 MHz，L0為445 MHz時(shí)，混頻的增益為11 dB；而實(shí)際測量：當RF為405 MHz，功率為－48 dBm，L0為450．05 MHz，功率為－16 dBm時(shí)，輸出IF為45．05 MHz，功率為-54 dBm。滿(mǎn)足后續模塊(鑒頻芯片TA31136對輸入信號的要求)對功率信號的要求。
評論