模數轉換技術(shù)及其發(fā)展

當前，為了適應計算機、通訊和多媒體技術(shù)的飛速發(fā)展以及高新技術(shù)領(lǐng)域的數字化進(jìn)程不斷加快，ADC在工藝、結構、性能上都有了很大的變化，正在朝著(zhù)低功耗、高速、高分辨率的方向發(fā)展。

1 ADC的主要類(lèi)型

目前，世界上有多種類(lèi)型的ADC，有傳統的并行、逐次逼近型、積分型ADC，也有近年來(lái)新發(fā)展起來(lái)的∑-Δ型和流水線(xiàn)型ADC，多種類(lèi)型的ADC各有其優(yōu)缺點(diǎn)并能滿(mǎn)足不同的具體應用要求。低功耗、高速、高分辨率是新型的ADC的發(fā)展方向，同時(shí)ADC的這一發(fā)展方向將適應現代數字電子技術(shù)的發(fā)展。

任何ADC都包括三個(gè)基本功能：抽樣、量化和編碼。抽樣過(guò)程將模擬信號在時(shí)間上離散化，使之成為抽樣信號；量化將抽樣信號的幅度離散化使之成為數字信號；編碼則將數字信號最彈簧表示成數字系統所能接受的形式。如何實(shí)現這三個(gè)功能就決定了ADC的形式和性能。同時(shí)，ADC的分辨率越高，需要的轉換時(shí)間就越長(cháng)，轉換速度就越低，故ADC的分辨率和轉換速率兩者總是相互制約的。因而在發(fā)展高分辨率ADC的同時(shí)要兼顧高速，在發(fā)展高速ADC的同時(shí)要兼顧高分辨率，在此基礎上還要考慮功耗、體積、便捷性、多功能、與計算機及通訊網(wǎng)絡(luò )的兼容性以及應用領(lǐng)域的特殊要求等問(wèn)題，這樣也使得ADC的結構和分類(lèi)錯綜復雜。目前， ADC集成電路主要有以下幾種類(lèi)型。   

1.1 并行比較ADC

并行比較ADC是現今速度最快的模/數轉換器，采樣速率在1GSPS以上，通常稱(chēng)為“閃爍式”ADC。它由電阻分壓器、比較器、緩沖器及編碼器四種分組成。這種結構的ADC所有位的轉換同時(shí)完成，其轉換時(shí)間主取決于比較器的開(kāi)關(guān)速度、編碼器的傳輸時(shí)間延遲等。增加輸出代碼對轉換時(shí)間的影響較小，但隨著(zhù)分辨率的提高，需要高密度的模擬設計以實(shí)現轉換所必需的數量很大的精密分壓電阻和比較器電路。輸出數字增加一位，精密電阻數量就要增加一倍，比較器也近似增加一倍。例如，n位的ADC需要2n個(gè)精密電阻和2(n-1)個(gè)并聯(lián)比較器。分壓電阻網(wǎng)絡(luò )彼此相差1個(gè)最低有效位VR/2n,如圖1所示。

閃爍式ADC的分辨率受管芯尺寸、過(guò)大的輸入電容、大量比較器所產(chǎn)生的功率消耗等限制。結果重復的并聯(lián)比較器如果精度不匹配，還會(huì )造成靜態(tài)誤差，如會(huì )使輸入失調電壓增大。同，這一類(lèi)型的ADC由于比較器的亞穩壓、編碼氣泡，還會(huì )產(chǎn)生離散的、不精確的輸出，即所謂的“火花碼”。這類(lèi)ADC的優(yōu)點(diǎn)是模/數轉換速度最高，缺點(diǎn)是分辨率不高，功耗大，成本高。

現代發(fā)展的高速 ADC電路結構主要采用這種全并行的ADC，但由于功率和體積的限制，要制造高分辨率閃爍式ADC是不現實(shí)的。由兩個(gè)較低分辨率的閃爍式ADC構成較高分辨率的半閃爍式ADC或分級型ADC是當今世界制造高速ADC的主要方式。圖2所示是一個(gè)8位的兩級并行半閃爍式ADC的原理框圖。其轉換過(guò)程分為兩步：第一步是粗化量化。先用并行方式進(jìn)行高4位的轉換，作為轉換后的高4位輸出，同時(shí)再把數字輸出進(jìn)行D/A轉換，恢復成模擬電壓。第二步是進(jìn)一步細化量化。把原輸入電壓與D/A 轉換器輸出的模擬電壓相減，其差值再進(jìn)行低4全的A/D轉換。然后將上述兩級A/D轉換器的數字輸出并聯(lián)后作為總的輸出。這樣，在轉換速度上作出了一點(diǎn)犧牲，但解決了分辨率提高和元件數目刷增的矛盾?，F代高速ADC與普通ADC相比的主要特點(diǎn)是：?jiǎn)坞娫葱阅?；將基準電源、采樣保持器和增益放大器集成在一塊芯片上，集成度高；采用標準的0.6μm的CMOS工藝開(kāi)發(fā)各種價(jià)格的低功耗ADC。 

1.2 逐次逼近型

逐次逼近型ADC是應用非常廣泛的模/數轉換方法，它由比較器、D/A轉換器、比較寄存器SAR、時(shí)鐘發(fā)生器以及控制邏輯電路組成，將采樣輸入信號與已知電壓不斷進(jìn)行比較，然后轉換成二進(jìn)制數。其原理圖如圖3所示，首先將DAC的最高有效位MSB保存到SAR，接著(zhù)將該值對應的電壓與輸入電壓進(jìn)行比較。比較器輸出被反饋到DAC，并在一次比較前對其進(jìn)行修正。在邏輯控制電路和時(shí)鐘驅動(dòng)下，SAR不斷進(jìn)行比較和移位操作，直到完成LSB的轉換，此時(shí)所產(chǎn)生的 DAC輸出逼近輸入電壓的