基于TMS320DM642 的X264 視頻編碼器的優(yōu)化

【摘要】簡(jiǎn)單介紹了TMS320DM642 數字信號處理器的硬件構成， 簡(jiǎn)要給出了DSP 平臺的程序優(yōu)化一般流程。著(zhù)重研究了TMS320DM642 平臺優(yōu)化X264 視頻編碼器，包括算法與系統結構優(yōu)化，乒乓緩存優(yōu)化，循環(huán)體的優(yōu)化以及DSP 匯編實(shí)現。

1 引言

在數字視頻應用方案中，視頻編碼器是核心，其中編碼器的硬件運算能力是系統實(shí)時(shí)性的保證，而視頻壓縮標準的高壓縮比為編碼器適應各種傳輸帶寬信道提供了必要的保障。視頻編碼工程X264 是一款開(kāi)源的、按照H.264 標準在PC 平臺開(kāi)發(fā)的視頻編碼器， 如果直接移植到TMS320DM642（以下簡(jiǎn)稱(chēng)DM642）平臺，則實(shí)際的編碼速度一般低于視頻應用方案所需要的實(shí)時(shí)性要求。為了提高編碼工程的編碼速度， 需要對移植到DM642 平臺的X264 進(jìn)行優(yōu)化， 整個(gè)優(yōu)化的流程如圖1所示。


圖1 優(yōu)化流程圖

2 DM642 硬件介紹

DM642 采用TI 開(kāi)發(fā)的第二代高性能先進(jìn)VelociTI技術(shù)的VLIW 架構VelociTI1.2，在主頻600 MHz 下處理速度達到4 800 MI/s（兆指令/秒）。DM642 CPU 核內部具有64 個(gè)32 位通用寄存器和8 個(gè)獨立的32 位運算單元（2 個(gè)乘法器和6 個(gè)算數邏輯單元）， 確保每個(gè)周期能夠提供4 個(gè)16 位介質(zhì)訪(fǎng)問(wèn)控制（Medium Access Control，MAC）。