一種具有條件接收功能數字電視的設計
1.2 外部存儲器設計
在該系統中,選用的外部存儲器為兩個(gè)DDR3SDRAM芯片,一個(gè)SPI FLASH芯片和一個(gè)NANDFLASH芯片。在該系統中,采用南亞科技Nanya公司的兩顆1 GB DDR3 SDRAM作為主存儲器,型號為NT5CB64-M16DP。SXL和NT5CB64-M16DP的接口框圖如圖4所示。本文引用地址:http://dyxdggzs.com/article/165778.htm
其中,CK和是時(shí)鐘引腳,芯片時(shí)鐘通過(guò)這兩個(gè)引腳輸入。
為行地址鎖存,
為列地址鎖存,
為寫(xiě)使能,這三個(gè)引腳可對輸入命令進(jìn)行規定。A0~A14為地址總線(xiàn),芯片中行地址為A0~A12,列地址為A0~A9,其中的A10是自動(dòng)預充電標志,A12是突發(fā)突變標志。
是系統復位信號控制,CKE時(shí)鐘使能控制,用于內部時(shí)鐘,設備輸入緩存,外部驅動(dòng)。
在復位時(shí),至少保持低電平100 ns;CKE在
解除復位前10 ns開(kāi)始置低電平,CKE保持低電平500μs后active為高電平,DRAM開(kāi)始做內部狀態(tài)初始化。
該單元選用1 GB的DDR3 SDRAM,所以選擇BA0和BA2兩個(gè)引腳對片內8個(gè)組進(jìn)行選擇。DQL0~DQL7和DQU0~DQU7為雙向數據總線(xiàn)引腳,可支持16為寬度的數據傳輸。當DQS進(jìn)行寫(xiě)操作時(shí),數據輸出到芯片中;當DQS進(jìn)行讀操作時(shí),芯片的數據輸入到SXL中。差分控制信號MMDQS1用于MMDQ8~MMDQ15,差分控制信號MMDQS0用于MMDQ0~MMDQ7。差分控制信號LDQS和MMDQS0相連,LDQS與DQL0~DQL7數據相對應;差分控制信號UDQS和差分控制信號MMDQS1相連,UDQS與DQU0~DQU7數據相對應。LDQS和UDQS分別為低位和高位數據選通。
SPI(Serial Peripheral Interface)意為串行外圍接口。系統中選用的SPI FLASH為旺宏電子的MX25L4006E,它為一個(gè)4 MB的內存,有128個(gè)扇區,每個(gè)扇區4 kB;可分為8個(gè)塊,每個(gè)塊大小64 kB。閃存的電源為3.3 V。SXL和NAND512-W3A2D的接口框圖如圖5所示。
圖5中CS#引腳與SF_CES引腳相連,從器件使能信號,實(shí)現片選功能。SI/SIO0引腳與SF_SI引腳相連,實(shí)現對串行數據主器件數據輸出,從器件數據輸入。SO/SIO1引腳與SF_SO引腳相連,實(shí)現對串行數據主器件數據輸入,從器件數據輸出。SCLK引腳與SF_SCK引腳相連,由主器件產(chǎn)生時(shí)鐘信號,SPI串行時(shí)鐘引腳SCLK用于控制主機與從機之問(wèn)的數據傳輸。從主機發(fā)出啟動(dòng)傳輸信號開(kāi)始,此時(shí)要傳送的數據裝入8位移位寄存器,同時(shí)產(chǎn)生8個(gè)時(shí)鐘信號從SF_SCK引腳依次送出,在SF_SCK信號的控制下,主機中8位移位寄存器中的數據依次從SF_SI引腳送出,到從機的SI/SIO0引腳送入它的8位移位寄存器,在此過(guò)程中,從機的數據也通過(guò)SO/SIO1引腳到主機中。WP#引腳與SF_WPN引腳相連,控制寫(xiě)保護。HOLD#引腳與SF_HOLDN引腳相連,當低電平時(shí),表示暫停串行通信,不會(huì )停止寫(xiě)操作,程序,擦除過(guò)程。
評論