基于CPCI的嵌入式單板計算機電源方案設計
加入技術(shù)交流群
該系統采用DDR2作為內存，使用4片Micron公司的MT47H64M16，容量為512 MB。每片DDR2器件的內核、接口和DLL的電源電壓都是1．8 V，最大電流為440 mA。另外需特別注意DDR2的VREF以及地址和控制信號的端口接電壓VTT，其電壓值都是0．9 V。其中，VREF對容差的要求非常嚴格(小于2％)，不過(guò)其對電流的要求較小。而對VTT不僅有嚴格的容差要求，而且還要求其能在瞬間輸出或吸收很大的電流。同時(shí)，VREF岍要隨著(zhù)VDD的變化而變化，VTT也要跟蹤VREF的變化。通常的LDO難以完成這樣的工作，必須采用專(zhuān)用的DDR端接電源器件。本文引用地址：http://dyxdggzs.com/article/160214.htm
該系統使用Spartan3型FPGA器件XC3S200實(shí)現1553收發(fā)器以及一些接口電路的設計。該器件使用3個(gè)電壓內核電壓VCCINT(1．2 V)，輔助電壓VCCAUX(2．5 V)以及接口電壓VCCO(3．3 V)。FPGA內部有上電復位電路，只有當這3個(gè)電源信號都達到各自門(mén)限電壓，才釋放該復位信號。因此，對這3個(gè)電源信號的上電順序沒(méi)有要求。不過(guò)，如果 VCCINT先于VCCAUX上電，則會(huì )在上電時(shí)額外增加幾百毫安的瞬時(shí)電流。估計FPGA器件功耗可采用基于電子數據表的工具XPower Estimator(XPE)或在ISE下直接調用XPower。系統利用XPower軟件估計出該設計功耗需求：VCCINT為50 mA，VCCAUX為10 mA。系統使用兩片88E1111作為千兆以太網(wǎng)的PHY器件，該器件以2．5 V為砌電壓(410 mA)，1．0 V為內核電壓(250 mA)。除上述集成電路外，系統還有諸如串行接口、USB接口、時(shí)鐘等電路，但功耗都較低。從分析可知：1．5 V和1．8 V需要使用大功率的電源器件，DDR2的電源需要專(zhuān)用的電源器件，其他電壓的功率要求較小。
2．2 電源器件選型
電源器件主要分為線(xiàn)性穩壓器和DC／DC轉換器兩大類(lèi)型。LDO屬于線(xiàn)性穩壓器主要應用于輸人和輸出壓差較小的場(chǎng)合，其特點(diǎn)是：成本低、噪音低、靜態(tài)電流小、需外接元件少，但其轉換效率不是很高，且輸出電流一般不是很大。DC／DC轉換器的轉換效率高、輸出大電流、靜態(tài)電流小。但由于采用PWM控制，其開(kāi)關(guān)噪音較大，成本也相對較高。且外接電路較復雜，一般都需外接開(kāi)關(guān)管、電感及電容。許多新型 DC／DC將開(kāi)關(guān)管集成到器件內部．因此只需外接電感和濾波電容。
根據電源器件的特點(diǎn)，以及對系統電源需求的分析，這兩種類(lèi)型的電源器件在該系統都得到使用。但為簡(jiǎn)化設計、便于批量生產(chǎn)和物料管理，該系統只使用3個(gè)不同型號的電源器件，分別是：LT3501、LDO器件TPS51100和TPS74801。其中，功耗需求較大的1．5 V和1．8 V電源電路采用LT3501實(shí)現；DDR2的端接電源和參考電源由器件TPS51100提供；系統的其他電源由TPS74801提供。
3、系統硬件電路設計
由于LDO電路簡(jiǎn)單及篇幅原因，這里重點(diǎn)討論LT3501的電路設計，圖2為L(cháng)T3501的電路原理圖。
評論