基于MAX7044/7033的無(wú)線(xiàn)收發(fā)電路

1 基于MAX7044的發(fā)射器電路
MAX7044引腳功能如表1所列。

MAX7044芯片內部包含功率放大器(PA)、晶體振蕩器(crystal oscillator)、驅動(dòng)器(driver)、數據有效檢測電路(data activity detector)、鎖定檢測電路(10ck detect)、鎖相環(huán)(32x PLL)、分頻器(/16)等電路。
(1)低功耗模式
MAX7044有一個(gè)自動(dòng)的低功耗模式(shutdown mode)控制方式。如果DATA引腳在一個(gè)確定的時(shí)間(等待時(shí)間)內沒(méi)有動(dòng)作，器件自動(dòng)進(jìn)入低功耗模式。等待時(shí)間大約是216個(gè)時(shí)鐘周期，在315 MHz頻率大約為6.66ms，在433 MHz頻率大約為4.84 ms。進(jìn)入低功耗模式的等待時(shí)間為

式中，fRF是射頻發(fā)射頻率。
當器件在低功耗模式時(shí)，在DATA信號的上升沿“熱”啟動(dòng)晶振和PLL，晶振和PLL在數據發(fā)射前需要220μs的建立時(shí)間。
(2)鎖相環(huán)PLL
PLL(Phase-Locked Loop)功能塊包含有相位檢波器,充電泵、集成的回路濾波器、VCO、異步時(shí)鐘分頻器、驅動(dòng)器和晶體振蕩器。除了晶振，PLL不需要其他外部元器件?；鶞暑l率和載波頻率的關(guān)系為fXTAL=fRF/32
在PLL鎖定前，鎖定檢測電路防止功率放大器發(fā)射.另外，如果失去載波頻率，器件將關(guān)閉功率放大器。
(3) 功率放大器
MAX7044的功率放大器(power amplitier)是一個(gè)高效率的、漏極開(kāi)路、C類(lèi)放大器，使用合適的輸出匹配網(wǎng)絡(luò )，功率放大器能夠驅動(dòng)簡(jiǎn)單的PCB環(huán)行天線(xiàn)和各種形式的50Ω天線(xiàn)。
在典型應用電路中，使用電源電壓+2.7 V，電路輸出電平可達到+13 dBm，整個(gè)效率可以達到48％。
(4) 時(shí)鐘緩沖輸出
MAX7044在CLKOUT引腳端提供一個(gè)緩沖的時(shí)鐘輸出(buffered clock output)，可供微控制器等器件使用。CLKOUT的輸出頻率是晶振頻率的1/16。對于315 MHz射頻發(fā)射頻率，使用的晶振頻率是9.843 75 MHz，提供的時(shí)鐘頻率是615.2 kHz。對于433.92 MHz的射頻發(fā)射頻率，使用的晶振頻率為13.56 MHz，提供的時(shí)鐘頻率為847.5 kHz。當器件在低功耗模式時(shí)，時(shí)鐘輸出無(wú)效。數
據發(fā)射時(shí)，在220μs時(shí)間之后，時(shí)鐘輸出穩定。一個(gè)MAX7044的典型應用電路如圖1所示。

2 基于MAX7033的接收器電路

MAX7033引腳功能如表2所列。

MAX7033芯片內部包含有LNA、差分鏡像抑制混頻器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模擬基帶數據信號恢復等電路。
(1)電壓調節器
使用單3.0～3.6 V電源電壓，直接連接AVDD、DVDD和VDD5到電源電壓。使用單4.5～5.5 V電源電壓，連接VDD5到電源電壓。片上的電壓調節器(voltage regulator)產(chǎn)生AVDD引腳端需要的3.2 V電壓。DVDD和AVDD兩個(gè)引腳端必須連接在一起，盡可能地靠近DVDD和AVDD引腳端連接1個(gè)0.01 μF的旁路電容到地(AGND)。
(2)低噪聲放大器LNA
LNA(Low-Noise Amplifier)是一個(gè)nMOS的共基共射放大器，需要使用片外的電感，具有3.0 dB的噪聲系數和一12 dBm的IIP3。增益和噪聲系數與在天線(xiàn)與LNA輸入端之間的匹配網(wǎng)絡(luò )和在LNA輸出與混頻器之間的LC諧振網(wǎng)絡(luò )有關(guān)。需要從LNASRC引腳端連接一個(gè)電感到地(AGND)。這個(gè)電感設置在LNAIN引腳端的輸入阻抗的實(shí)部，可以實(shí)現更多靈活的阻抗匹配，如使用PCB導線(xiàn)得到天線(xiàn)形式。對于50 Ω的輸入阻抗，這個(gè)電感值為15 nH。注意這個(gè)電感值會(huì )受PCB導線(xiàn)長(cháng)度的影響。

LC諧振濾波器連接到LNAOUT引腳端，由L3和C2組成(見(jiàn)典型應用電路)。選擇L3和C2，諧振在要求的射頻輸入頻率。諧振頻率由計算。式中，LTOTAL=L3+LPARASITICS；CTTOAL=C2+CPARASITICS。
LPARASITICS和CCPARASITICS包括PCB板、引腳端、混頻器輸入阻抗、LNA輸出阻抗的電感和電容。這些寄生參數不能忽略，否則會(huì )影響諧振濾波器的中心頻率。

(3)自動(dòng)增益控制
當AC引腳端是低電平時(shí)，AGC(Automatic Gait Contr01)電路監控RSSI輸出。RSSI的輸出達到1.98V時(shí)，對應的射頻輸入電平為一62 dBm，AGC開(kāi)關(guān)通過(guò)減少電阻控制LNA增益；當RSDSI電平下降到低于1.39V時(shí)，對應的射頻輸入電平為一70 dBm，LNA恢復高增益模式。
當AC引腳端是高電平時(shí)和SHDN轉向高電平時(shí)AGC電路不使能，LNA總是在高增益模式；當AC引腳端是低電平時(shí)和SHDN是高電平時(shí)，AGC功能恢復。
(4)混頻器
MAX7033采用獨特的鏡像抑制混頻器(Mixer)結構可以不使用價(jià)格高的SAW濾波器?；祛l器單元是一個(gè)雙平衡的混頻器對，完成射頻信號到10.7 MHz IF的IQ下變頻，本振(L0)頻率采用低端注入形式。電路具有44dB的鏡像抑制能力。IF輸出阻抗330Ω，可以采用330Ω的陶瓷濾波器。
IRSEL引腳端是一個(gè)邏輯電平輸入，可用來(lái)選擇3個(gè)鏡像抑制頻率中的一個(gè)。當VIRSEL=0 V時(shí)，鏡像抑制頻率調諧在315 MHz。VIRSEL=VDDS/2，鏡像抑制頻率調諧在375 MHz；當VIRSEL=VDD5，鏡像抑制頻率調諧在433 MHz；當IRSEL引腳端不連接時(shí)，在內部設置到VDD5/2，不需要外部VDD5/2電壓。
(5)PLL
PLL(Phase-Locked Loop)功能塊包含有相位檢波器、充電泵、集成的回路濾波器、VCO、異步時(shí)鐘分頻器和晶體振蕩器驅動(dòng)器。除了晶振，PLL不需要其他外部元器件。VCO產(chǎn)生低端LO?；鶞暑l率、RF頻率和IF頻率的關(guān)系為

式中：M=1(VXTALSEL=VDD5)，或者M(jìn)=2(VXTALSEL=0 V)。
(6)中頻和RSSI(Intermediate Frequency and RSSI)
IF部分提供差分330Ω輸出阻抗，可以與片外的陶瓷濾波器匹配。6個(gè)內部AC耦合限幅放大器提供大約65 dB增益，IF帶通濾波器的中心頻率10.7 MHz，3 dB帶寬大約為10 MHz。
RSSI電路解調IF信號，產(chǎn)生與IF信號電平成比例的直流電壓輸出，大約為14.2 mV/dB。
(7)晶體振蕩器
在MAX7033中的晶體振蕩器(crystal oscillator)，在XTALI和XTAL2引腳端之間呈現的電容大約為3 pF。使用不同的負載電容，將改變晶振的標準基準頻率，如4.7547 MHz的晶振使用10 pF的負載電容。MAX7033的振蕩器頻率為4.756 3 MHz，有大約100 kHz誤差。
也可以使用外部基準振蕩器驅動(dòng)VCO，使用一個(gè)1 000 pF的電容交流耦合連接到XTAL2引腳端。
(8)數據濾波器
數據濾波器(data filter)是一個(gè)二階低通Sallen-Key濾波器，需要2個(gè)片上的電阻和外部電容組合。調節外部電容的數值，可以改變?yōu)V波器的截止頻率，以適應不同的數據速率。
MAX7033的應用電路如圖2所示，元器件參數如表3所列。

3 PCB設計考慮
恰當的PCB板設計是射頻/微波電路設計的重要部分。在高頻輸入和輸出引腳端使用控制阻抗的導線(xiàn)和使導線(xiàn)盡可能的短，以減少損耗和輻射。在高頻，導線(xiàn)長(cháng)度為λ/lO或者更長(cháng)，其作用類(lèi)似天線(xiàn)。保持導線(xiàn)盡可能地短，可以減少寄生電感。一般情況，2.54 cm(1英寸)的PCB導線(xiàn)長(cháng)度，大約附加20 nH的寄生電感。寄生電感將影響實(shí)際的元件參數。例如：1.27 cm(O.5英寸)長(cháng)的導線(xiàn)與一個(gè)100 nH的電感器連接，將增加額外的10 nH電感。使用寬的導線(xiàn)、可靠的接地或者電源板在信號導線(xiàn)的下面可以減少寄生電感。另外，所有的GND引腳端要求使用低電感連接到地，盡可能地靠近所有的VDD引腳端，連接退耦電容到地。

4 與微控制器的接口
MAX7044和MAX7033可以直接與微控制器接口。
微控制器的輸出數據可以直接輸入到MAX7044的數據輸入引腳端(引腳端6，DA-TA)，MAX7044可以通過(guò)時(shí)鐘輸出引腳端(引
腳端5，CLKOUT)，提供頻率為fxTAL/16的時(shí)鐘信號到微控制器。
MAX7033的接收數據可以通過(guò)數據輸出引腳端(引腳端25，DATAOUT)輸出到微控制器。微控制器可以通過(guò)控制MAX7033的低功
耗控制引腳端(引腳端27，SHDN)的電平狀態(tài)(低電平有效)，使MAX7033進(jìn)入低功耗模式。
采用MAX7044和MAX7033構成的無(wú)線(xiàn)收發(fā)電路，電路結構簡(jiǎn)單，用單片機控制進(jìn)行的點(diǎn)對點(diǎn)無(wú)線(xiàn)收發(fā)，收發(fā)距離大于10O m，數據速率可達到1O0 kbps。