一種加快RFIC發(fā)射機設計速度的創(chuàng )新方法

　　對這一設計流程，假設系統設計人員已經(jīng)使用行為模型完成頂級設計，并已經(jīng)把每個(gè)模塊的初步技術(shù)數據提交給RFIC設計人員。RFIC設計人員可能已經(jīng)有一個(gè)設計方案，其可能位于不同的制造流程中，在不同頻率范圍上運行，輸出的功率過(guò)小或過(guò)高，或效率不夠高等。因此，我們將假設設計人員先把設計中的每個(gè)模塊轉換成目標制造流程。必需調節每個(gè)模塊的設計 (主要是偏置電壓、電流和器件尺寸)，以獲得基本功能。然后可能需要進(jìn)一步調查和設計，保證其達到要求的性能水平，并"探索設計空間"，看能不能以更低的成本(功耗、區域等)實(shí)現更好的性能。

　　為改善效率，在初步設計流程中使用的EDA工具應使得設計人員能夠簡(jiǎn)便地掃描、調諧或優(yōu)化直接影響電路重要響應的參數，這一點(diǎn)非常重要。此外，工具還應使得設計人員能夠清楚靈活地查看模擬結果，并能夠獲得信息，清楚地存檔結果。

　　在模塊由少量正弦信號驅動(dòng)時(shí)，可以從頻域頻譜中直接計算發(fā)射機電路模塊感興趣的絕大部分響應。因此最好使用頻域模擬工具，其前提是它們能夠處理電路的復雜性，我們將在本文中演示頻域工具能夠解算復雜程度超出想象的電路。頻域模擬器具有額外的優(yōu)勢，它們可以直接處理頻域模型和測得的數據，而不需生成某些集總等效電路。

　　為在現代通信系統中模擬復雜的被調制信號(如WLAN、WCDMA)，您需要的不僅僅是頻域模擬。這是因為頻域模擬太過(guò)于針對穩態(tài)響應，而復雜的被調制信號會(huì )隨著(zhù)時(shí)間隨機變化。我們將介紹模擬這些被調制信號的多種不同方式。

在VCO設計中應用頻域模擬

　　VCO設計的兩個(gè)初始重要特點(diǎn)決定著(zhù)可調諧諧振器的諧振頻率范圍及電路是否振蕩。您可以從諧振電路開(kāi)始（包括變容二極管和代替線(xiàn)圈的理想電感器），運行頻域S參數模擬，并作為參數掃描諧調電路，將提供諧振器調諧范圍。而調節電感值和/或變容二極管的尺寸應使您能夠設置諧振器的調諧范圍。一旦諧振器在希望的調諧范圍內工作，應使用額定電感相同的平面螺線(xiàn)管代替理想的電感器 (Helic的VeloceRF為合成希望值的螺旋電感器提供了工具) ?？梢允褂闷矫骐姶沤馑愎ぞ?，模擬螺旋電感器，生成準確的可以用于所有VCO后續模擬中的頻域模型。圖2是測試諧振器調諧范圍的模擬設置。圖3是諧振器頻響和調諧范圍，其中作為參數掃描調諧電壓。

　　如果VCO不振蕩會(huì )怎么樣呢？您怎樣使用工具、確定原因及怎樣解決問(wèn)題？一半的VCO設計與諧振器有關(guān)，而另一半則與有源電路有關(guān)，有源電路在某個(gè)頻率范圍內生成負電阻，其足夠大，可以克服諧振器中的損耗。如果模擬器表明VCO沒(méi)有振蕩，您可以去掉諧振器，換上測試信號，相對于頻率和/ 或幅度掃描信號，使用它確定給諧振器帶來(lái)的阻抗。如果這個(gè)阻抗的實(shí)數部分不為負，或者幅度太小，那么可以試著(zhù)調節偏置電流和器件尺寸等部分，直到滿(mǎn)足振蕩條件。

　　VCO一旦運行，檢驗其是否在連接到預定標器上時(shí)還能在希望的頻率范圍內不斷振蕩就非常重要。圖4表明在由VCO驅動(dòng)時(shí)相對于調諧電壓的預定標器的輸出。

　　檢驗VCO/預定標器組合在溫度和制造流程變化的情況下的工作狀況。為執行這些模擬，您需要一個(gè)工具，簡(jiǎn)便地解算VCO和預定標器相對于掃描參數的運行情況。頻域模擬器(在解算預定標器時(shí)給定生成瞬變的初始推測)特別適合這類(lèi)掃描模擬，您希望獲得電路相對于某個(gè)參數的穩態(tài)響應。這是因為在運行參數掃描時(shí)，頻域模擬器對掃描參數值n-1使用電路的解算結果，作為使用掃描參數值n解算電路的初始推測。只要電路的響應相對于掃描參數變化得不是太快，那么可以迅速簡(jiǎn)便地找到解算結果。

對混頻器設計應用頻域模擬

　　在直接轉換系統中，混頻器通常用來(lái)把信號從RF轉換到基帶(在接收機中)或從基帶轉換到RF (在發(fā)射機中)?？梢詮妮斎牒洼敵鲂盘柕姆€態(tài)頻域頻譜中，直接計算出混頻器技術(shù)數據，如變頻增益和IP3 (三階截獲點(diǎn))。如果使用純時(shí)域模擬器(如 SPICE)，那么輸出頻率與輸入頻率之比越大(這個(gè)比率對直接轉換系統會(huì )特別大，因為基帶靠近DC)，要求的模擬時(shí)間越長(cháng)。這是因為在使用時(shí)域模擬器時(shí)，必須使用足夠小的時(shí)間步進(jìn)，對RF及其諧波取樣，并使用足夠長(cháng)的結束時(shí)間，捕獲整個(gè)周期中頻率最低的信號。頻域模擬器沒(méi)有這個(gè)頻率比問(wèn)題，因為要求的模擬時(shí)間不依賴(lài)信號的頻率。

　　在檢定混頻器及設計中的其它模塊以及優(yōu)化性能時(shí)，最好能夠掃描和優(yōu)化參數。通過(guò)頻域模擬，可以相對于任意掃描參數繪制想改善的性能特性圖，也可以直接進(jìn)行優(yōu)化。例如，您很容易會(huì )看到相對于LO驅動(dòng)幅度的電壓轉換增益，并確定預定標器的輸出需要有多大。您可以很容易看到相對于輸入信號幅度的變頻增益，表明在壓縮變得不能接受前基帶信號可以有多大。圖5說(shuō)明了在掃描器件之一的選通寬度(其決定著(zhù)偏置電流)上電壓轉換增益與三階截獲點(diǎn)之間的折衷。

　　通過(guò)這些參數掃描，設計人員應大體了解哪些參數對電壓增益及三階截獲的影響最大。但是，如果可以迅速執行這些參數掃描(在本例中，掃描4個(gè)不同值的FET寬度及計算轉換增益和IP3只需75秒)，那么可以簡(jiǎn)便地確定哪些參數有影響，哪些參數沒(méi)有影響。

　　優(yōu)化允許在試圖改善不同的性能特性時(shí)同時(shí)改變多個(gè)參數。在本例中，我們改變了幾個(gè)不同的器件的FET寬度，使變頻增益和IP3同時(shí)達到最大。為測試優(yōu)化器的強健程度，人為設置初始參數值，提供較差的性能。在不到25分鐘的時(shí)間內，優(yōu)化器使IP3點(diǎn)改善了大約14 dB，使電壓轉換增益改善了3 dB以上。

對WLAN信號失真進(jìn)行模擬

　　在傳統上，人們一直使用正弦波來(lái)檢定和規定混頻器和其它模塊的指標。但是，在處理復雜的被調制信號時(shí)，正弦曲線(xiàn)技術(shù)數據(一般是增益壓縮和IP3)可能并不能精確預測每個(gè)模塊將引入的性能劣化。執行這些模擬要求：
　　● 數字處理功能，生成信號；
　　●能夠把其轉換成晶體管級模擬器能夠處理的隨時(shí)間變化的信號；
　　● 頻域和時(shí)域混合模擬器，有效處理高頻RF信號及變化速度相對較低的調制信號；
　　●能夠迅速檢定電路行為，建立模擬效率遠遠高于晶體管級電路的模型；
　　● 編制好的模板，顯示EVM、頻譜、峰值和均值功率、星座圖等結果。

　　模擬WLAN信號使用的工具基于UC Berkeley提供的Ptolemy模擬器 (數字處理)、協(xié)同模擬(同時(shí)進(jìn)行數字處理和晶體管級或行為級模擬)、電路包絡(luò )(用于混合頻域和時(shí)域模擬)、自動(dòng)檢驗建模(用來(lái)從自動(dòng)掃描功率頻域模擬中快速生成模型)及數據顯示。這些工具相結合，構成了“無(wú)線(xiàn)測試臺”，因此您不必精通所有底層工具和技術(shù)，就可以獲得有用的結果。圖6顯示了混頻器的輸出頻譜，它滿(mǎn)足了WLAN頻譜模板要求。

對基帶鏈路應用頻域和WTB模擬

　　基帶模擬電路在傳統上一直是使用時(shí)域模擬器模擬的，如SPICE。但沒(méi)有任何理由不能對其應用頻域模擬。還可以在基帶電路上在頻域中運行相同類(lèi)型的增益和IP3 模擬，但在沒(méi)有頻率轉換時(shí)除外。

　　我們試圖檢定基帶鏈路(Gm-C 濾波器（參考文獻1）和可變增益放大器)的非線(xiàn)性度。但是，由于濾波器結構，它沒(méi)有傳統的三階非線(xiàn)性度(IP3點(diǎn))?？梢詮碾p音掃描幅度模擬及得到的基礎和三階互調失真音調隨輸入信號幅度變化圖中看出這一點(diǎn)，如圖7所示。

　　互調失真音調沒(méi)有以3:1的斜率提高，表明不能計算IP3點(diǎn)。在這種情況下，最好使用無(wú)線(xiàn)測試臺模擬，查看基帶鏈路使基帶信號失真的程度。使用這種方法表明，基帶鏈路引入的EVM與濾波器的帶寬強烈相關(guān)，如果只是太窄的幾MHz，EVM會(huì )迅速劣化到不能接受的水平(從15%到25 %)。

模擬功放器

　　在此設計中，功放器與收發(fā)機其余部分集成起來(lái)，用于輸出功率相對較低的WLAN (802.11b)應用。

　　參數掃描和快速頻域模擬可以對有源器件進(jìn)行高效的負荷拉動(dòng)模擬和源拉動(dòng)模擬，其應該表明最優(yōu)的負荷拉動(dòng)阻抗和源拉動(dòng)阻抗(并在需要時(shí)表明諧波阻抗)，以使傳送的功率和/或功率加效率達到最大。圖8表明了功放器輸出級中使用的其中一個(gè)FET的負荷拉動(dòng)模擬結果。

　　一旦知道了最優(yōu)阻抗，實(shí)現最優(yōu)阻抗最可能要求的是螺旋電感器。如前所述，平面螺旋結構的電磁模擬會(huì )產(chǎn)生在頻域中可以非常高效地模擬的、異常精確的模型。3dB增益壓縮點(diǎn)以上的單音調掃描功率模擬只需大約5秒的時(shí)間。IP3點(diǎn)的雙音調掃描功率模擬只需要大約30秒的時(shí)間。

　　下一步是創(chuàng )建放大器的提取視圖，它使用Cadence AssuraRF，包括250,000多個(gè)寄生單元 (包括754個(gè)非線(xiàn)性單元)。在使用上面的諧波平衡頻域模擬器時(shí)，在1.5 dB增益壓縮點(diǎn)以上對這個(gè)提取視圖進(jìn)行單音調功率掃描模擬需要大約2小時(shí)38分鐘的時(shí)間，表明諧波平衡能夠處理非常大的電路。圖9說(shuō)明了提取視圖模擬結果。

　　我們在放大器上進(jìn)行了無(wú)線(xiàn)測試臺模擬(要求大約40秒) ，而不是提取視圖，確定可以提供的最大輸入功率，同時(shí)仍滿(mǎn)足輸出頻譜模板要求。

模擬整個(gè)發(fā)射機

　　最終測試是為了檢驗整個(gè)發(fā)射機設計的性能，這里介紹的測試使用了在晶體管級建模的所有模塊。

　　第一個(gè)模擬是在I和Q基帶鏈路上的輸入上低速掃描基帶I和Q信號幅度。在理想條件下，PA輸出上的信號幅度應線(xiàn)性追蹤I和Q輸入組合創(chuàng )建的矢量幅度。任何幅度線(xiàn)性偏差及輸出信號的任何相位變化都是失真?？梢栽诎l(fā)射機不同位置檢查電壓增益及相位變化，查看失真是在哪兒引入的。也可以確知基帶信號幅度低于輸出相位和幅度失真變得不可接受得大時(shí)的水平。這個(gè)模擬的規模很大，示意圖中有近3500個(gè)器件，其中1500多個(gè)器件是非線(xiàn)性的，但在6分鐘零8秒一次性模擬以建立初始推測之后，它只需要8分鐘零20秒的時(shí)間。圖10顯示了模擬結果，表明如果從基帶I和Q信號中提供的矢量幅度小于約0.25，那么增益壓縮和相位誤差要相當小。

　　還可以同時(shí)掃描I和Q基帶信號的幅度和相位，以便放大器輸出信號得到的幅度和相位清除螺旋。圖11顯示了基帶輸入信號，左邊是基帶鏈輸出上的螺旋(標有 “IF”，但其沒(méi)有進(jìn)行頻率轉換)，右邊是功放器輸出上的螺旋。注意，螺旋已經(jīng)顯示在作出任何RF處理前進(jìn)行壓縮。這為測試多個(gè)基帶I和Q組合與RF輸出信號的對映情況提供了一條快速途徑。要求的模擬時(shí)間隨著(zhù)創(chuàng )建的螺旋的分辨率變化，但圖12所示的粗螺旋只要求大約10分鐘的時(shí)間。

　　我們進(jìn)行雙邊帶調制測試，其中I和Q輸入信號都是1 MHz的同相正弦曲線(xiàn)。VCO設成接近5 GHz，提供接近2.5 GHz的LO。因此，PA的輸出有雙邊帶頻譜，其中心是LO頻率?？梢?huà)呙杌鶐д仪€(xiàn)的幅度，顯示互調失真相應提高。這一模擬要求1小時(shí)19分鐘，略長(cháng)于上面介紹的比較簡(jiǎn)單的調制精度測試。模擬結果如圖13所示。

　　作為晶體管級發(fā)射機的最終測試，我們使用Ptolemy生成時(shí)域基帶I和Q WLAN信號。這些信號從數據集讀入發(fā)射機模擬，用來(lái)驅動(dòng)I和Q 基帶鏈路。這一模擬對666個(gè)符號要求接近10小時(shí)的時(shí)間。盡管這一時(shí)間很長(cháng)，但它可以在晚上完成。從這里，我們可以看到輸出軌道圖、功率及是否滿(mǎn)足頻譜模板，如圖14所示。

參考文獻：
Y.P. Tsividis和J.O. Voorman, “集成式連續時(shí)間濾波器, 原理, 設計和應用,” IEEE Press, 1993。