RS通信編碼器的優(yōu)化設計及FPGA實(shí)現

3 RS編碼器的設計
在GF(2m)域上的加法運算實(shí)際上就是每位作異或運算,由異或門(mén)組合而成即可。
由于優(yōu)化了生成多項式g(x),這里只需要在ROM中存入

由加法模塊和乘法模塊組成的一級模二運算電路如圖1所示。
EEPW首頁(yè) > 手機與無(wú)線(xiàn)通信 > 設計應用 > RS通信編碼器的優(yōu)化設計及FPGA實(shí)現
由加法模塊和乘法模塊組成的一級模二運算電路如圖1所示。
評論