DBF系統的數字正交相干檢波設計
加入技術(shù)交流群
在實(shí)際的濾波器設計過(guò)程中，一般是采用一定的準則對所要求的濾波器特性進(jìn)行逼進(jìn)。常見(jiàn)的設計流程是先在Matlab開(kāi)發(fā)工具中進(jìn)行仿真設計，得到合適的濾波器系數，然后再用FPGA或DSP來(lái)實(shí)現。
數字濾波實(shí)際上就是一個(gè)卷積運算的過(guò)程，當濾波器的階數為N，待處理的數據長(cháng)度為L(cháng)，則可將其分3段來(lái)考慮，如圖3所示。本文引用地址：http://dyxdggzs.com/article/156458.htm
a段為濾波器的部分系數與輸入數據點(diǎn)乘，所需要的乘法為N(N-1)／2。b段為濾波器系數全部與輸入數據進(jìn)行對應點(diǎn)乘，需要N(L-N)次乘法，c段與a段相同，亦為N(N-1)／2。實(shí)際應用中，a段與c段作為暫態(tài)通常忽略不計，所以整個(gè)低通濾波器的卷積運算量就可以簡(jiǎn)化為
在滿(mǎn)足濾波器性能的條件下，濾波器應以運算量最小為目標，當采用滿(mǎn)足式(7)的fs(令fs=KB)時(shí)，L、C和Imax(m)可表示為
式(12)可以確定濾波器通帶，阻帶和過(guò)渡帶的參數。在滿(mǎn)足式(7)的條件下，顯然fo越大，所需fs越大，過(guò)渡帶Imax(m)越寬，中頻濾波器實(shí)現越容易，所需階數的折疊損耗越少。
濾波器的階數N與過(guò)渡帶的寬度以及通阻帶紋波成反比。N越大，則可使過(guò)渡帶越窄，紋波通阻帶紋波越小，濾波器的性能相應就越好，越逼近理想濾波器。但是濾波器的延遲、暫態(tài)長(cháng)度、復雜度也會(huì )增大，前者影響實(shí)時(shí)性，中者形成處理盲區，后者增加運算量。
3 工程實(shí)現
本系統為16通道的數字多波束天線(xiàn)系統，天線(xiàn)可接受信號的帶寬為7 MHz，需要使用3個(gè)編碼信號對3個(gè)目標完成測向、定位、數據傳輸，其中心頻率分別為f10=9．15 MHz；f20=10．9 MHz；f30=12．6 MHz并且帶寬均為1 MHz，信號總帶寬為B=5．45 MHz。其中數字正交檢波的電路框圖，如圖3所示。把4路作為一組，這樣系統就有4組結構完全一樣的框圖組成。4路中頻信號由ADC采樣進(jìn)入集成3個(gè)模塊的FPGA，充分利用了FPGA計算速度快、可自定義的引腳多等特點(diǎn)，降低了系統成本，減少了器件面積，最后正交相干檢波后的4路I、Q信號分時(shí)送入DSP作后續處理。
4 計算機仿真
在進(jìn)行計算機仿真時(shí)，使用3個(gè)線(xiàn)性調頻，時(shí)寬均為T(mén)=124μs信號，其中濾波器設計采用窗函數設計法。
試驗1 由式(6)可得過(guò)渡帶寬I(fs，m)隨采樣頻率的變化如圖4所示，采樣頻率的取值范圍為[13．65，16．3]∪[27．3，+∞]，單位MHz，滿(mǎn)足式(7)的fsopt=14．533 MHz，此時(shí)I(14．533，2)=1．217 7。表1為各種窗函數設計的40階FIR濾波器對應的IR，考慮過(guò)渡帶帶寬和阻帶衰減，采用80 dBChebwin窗。表2為不同濾波器階數所對應的運算量C，考慮本系統FPGA可利用的資源和處理速度，采用40階FIR。表3為采用80 dB Chebwin窗、40階FIR濾波器時(shí)各頻點(diǎn)的IR，可知在整個(gè)頻帶內都有較好的IR。
評論