一種帶隙基準電壓源的設計與仿真
2 帶隙基準電壓源電路設計
2.1 帶隙基準核心電路
帶隙基準核心電路采用一階補償技術(shù),溫度系數一般能達到(10~20)×10-6℃。如圖2所示,為本設計的帶隙基準電壓源的核心電路,圖中用PMOS電流源作為偏置電流,由于MOS管的溝道長(cháng)度調制效應會(huì )導致顯著(zhù)的電源電壓依賴(lài)性。為解決這一問(wèn)題,可利用共源共柵結構良好的屏蔽特性,電路中的電流源采用共源共柵結構。同時(shí)為減小運放失調電壓的影響,可采用兩個(gè)三極管級聯(lián)的結構。運算放大器用來(lái)保證N1和N2兩點(diǎn)的電位相等。根據理論分析可知,適當調整晶體管Q1~Q5的發(fā)射極面積和電阻R1~R5的電阻值,可產(chǎn)生與溫度無(wú)關(guān)的基準電壓VREF。本文引用地址:http://dyxdggzs.com/article/155888.htm
評論