無(wú)線(xiàn)VoIP系統設計應用

VoIP(Voice over IP)由于其在IP網(wǎng)絡(luò )中實(shí)現語(yǔ)音通信，促進(jìn)了網(wǎng)絡(luò )資源的利用，降低了語(yǔ)音業(yè)務(wù)成本，在全球范圍內得到了迅速的發(fā)展。802.11無(wú)線(xiàn)局域網(wǎng)(WLAN)將用戶(hù)從有線(xiàn)的網(wǎng)絡(luò )連接中解放出來(lái)。在企業(yè)中部署WLAN網(wǎng)絡(luò )之后建立VoIP的應用，并不需要對現有的網(wǎng)絡(luò )進(jìn)行改造就能滿(mǎn)足在企業(yè)內部進(jìn)行語(yǔ)音通信的需求，并且滿(mǎn)足下一代移動(dòng)通信應用在單一網(wǎng)絡(luò )內進(jìn)行數據、語(yǔ)音、多媒體的傳輸的發(fā)展方向。本文將VoIP和WLAN(Wireless LAN)結合到一起，在MIPS(Microprocessor without Interlocked PipelineStages)架構的處理器ADM5120上實(shí)現了在無(wú)線(xiàn)局域網(wǎng)內進(jìn)行IP通話(huà)的功能。系統以終端的形式進(jìn)行通信，可移動(dòng)性強。

1 系統硬件的設計

1.1 硬件的整體架構

系統硬件的整體架構設計如圖1所示。系統硬件主要由五部分組成：ADM5120主處理器部分、通話(huà)控制部分、無(wú)線(xiàn)子卡部分、存儲部分和外設連接部分。通話(huà)控制部分采用Infineon公司語(yǔ)音芯片VINETIC-2CPE，Version 2.1(PEB3322)為子處理器，外接A／D，D／A轉換功能的用戶(hù)接口電路SLIC-DC PEB4268，與存儲部分一起構成語(yǔ)音實(shí)時(shí)處理骨架；無(wú)線(xiàn)子卡部分采用Atheros公司的WMIA-165G 802.11g Mini PCI模塊，并用Madwifi驅動(dòng)無(wú)線(xiàn)子卡；存儲部分使用2塊SDRAM存儲器和1塊NOR FLASH存儲器；外設連接部分包括一個(gè)WAN口和四個(gè)LAN口、Mini-PCI接口、輸出模擬電話(huà)信號的RJ-11接口，以及用于調試的RS 232串口。



1.2 ADM5120主處理器

德國Infineon公司的ADM5120是一款基于哈佛體系結構的SoC(片上系統)的嵌入式處理器，具有5級流水線(xiàn)，并使用了32位MIPS指令集。同時(shí)ADM5120還是一款典型的寄存器型微處理器，其配置了32個(gè)通用寄存器和一對存儲64位數據的寄存器Hi和Lo以及異常PC寄存器，其中Hi和Lo寄存器用于存放定點(diǎn)乘法的結果。ADM5120中還內置了32／16位MIPS32 4KEC處理器，其采用TLB(TranslationLookaside Buffer)實(shí)現了內存管理和流水線(xiàn)中的異常處理功能，并使用馮·諾依曼結構在內存和寄存器之間傳輸數據，提高了數據的傳輸效率，加快了程序的執行速度。另外，ADM5120還集成了多種外圍部件，主要有：PCI(Peripheral Component Interconnect)總線(xiàn)接口，5個(gè)100 Mb／s的以太網(wǎng)接口，并且還配置了ADM5120內置的PHY芯片，內嵌了16 MB／85 MHzSDRAM存儲器，給系統設計提供了很大的方便。

在本系統中，微控制器接口(非緩沖接口)與VINETIC，FALSH-RAM，SDRAM并行連接，并分別使用8 B，16 B，32 B的總線(xiàn)寬度。ADM5120通過(guò)微控制器接口控制與之相連的VINETIC并將語(yǔ)音數據從WLAN接口傳給VINETIC，反之亦然。ADM5120的通用輸入／輸出端口GPIOs控制VINETIC的復位信號并為VINETIC生成片選信號，同時(shí)GPIOs還作為VINETIC準備功能和中斷信號的輸入。而連接到ADM5120的LED指示燈顯示W(wǎng)AN口和LAN口連接狀態(tài)以及模擬輸出接口的模擬線(xiàn)路狀態(tài)。

1.3 VINETIC語(yǔ)音模塊

VINETIC(Voice and Internet EnhanceTelephony Interface Circuit)是Infineon公司的一款語(yǔ)音處理模塊，它將編解碼器和語(yǔ)音處理功能集成在一起，能達到與傳統語(yǔ)音服務(wù)相同的語(yǔ)音質(zhì)量。VINETIC處理模擬電話(huà)信號，語(yǔ)音壓縮包，并提供實(shí)時(shí)壓縮包的緩沖，具有自適應回聲抵消，靜音檢測，DTMF信號產(chǎn)生、譯碼等功能。

VINETIC芯片的主接口電路如圖2所示。其中4和5為片選輸入端；AD0～AD7：雙向的輸入／輸出信號，相應的引腳有3種運行狀態(tài)：低電平、高電平或高阻抗，當CSQ為高電平時(shí)，DOUT呈高阻狀態(tài)，此時(shí)需要外接10 kΩ的上拉電阻；28和29輸出數字電平，漏極開(kāi)路，相應的引腳有2種運行狀態(tài)：低電平有效或三態(tài)，并允許多個(gè)設備共享為線(xiàn)或。芯片供電電路部分：66外接鎖相環(huán)路，此鎖相環(huán)重要地影響到芯片的總性能，因此應特別注意對鎖相環(huán)供電的濾波器；64將鎖相環(huán)接地。


1.4 存儲模塊

系統存儲模塊包括1塊NOR FLASH芯片MX29LV320和2塊SDRAM芯片W986432DH。MX29LV320的引腳分布如圖3所示。