MIMO系統的快速原型設計與驗證方法介紹
加入技術(shù)交流群
通過(guò)使用 MATLAB 算法作為 FPGA 開(kāi)發(fā)的金色源碼和免除重新編寫(xiě)為其他語(yǔ)言或設計環(huán)境的工作，減少了開(kāi)發(fā)和驗證的循環(huán)次數。給定旋轉通常用于解決對稱(chēng)特征值問(wèn)題，并且是 QRD 矩陣求逆的關(guān)鍵構造塊。
您可以使用乘法器或 CORDIC 近似法來(lái)實(shí)現該算法。賽靈思 AccelDSP™ Synthesis 綜合工具的設計探索功能被用于通過(guò)向架構中嵌入并行機制而無(wú)需重寫(xiě)代碼來(lái)提高性能。如表 1 所示，這種方法可以獲得比并行 CORDIC 實(shí)現高達 10 倍的性能提升?；诮o定旋轉的算法近來(lái)受到更大的關(guān)注，因為它們本身很適合并行實(shí)現。
本文引用地址：http://dyxdggzs.com/article/155146.htm
對于大型系統來(lái)說(shuō)，因提高并行機制而增加的硬件不得超過(guò)目標 FPGA 的資源。您必須進(jìn)行評估的可能架構量可能會(huì )相當大。確定最優(yōu)硬件架構的過(guò)程非常適合高級算法綜合工具，如 AccelDSP。
一種基于 MATLAB 的 FPGA 設計流程
The MathWorks 公司的 MATLAB 為空間復用式 MIMO 系統的設計和實(shí)現提供了一個(gè)真正獨一無(wú)二的環(huán)境。對循環(huán)、復數、矢量和矩陣運算的內在語(yǔ)言支持，以及數學(xué)函數，為 MIMO 所需的線(xiàn)性幾何算法提供了一種高效的建模環(huán)境。
圖 3 演示了 AccelDSP Synthesis 綜合工具的優(yōu)點(diǎn)，
包括使用浮點(diǎn) MATLAB 在 FPGA 上為空間復用式 MIMO 系統定義和實(shí)現定制架構的靈活性。 
浮點(diǎn)到定點(diǎn)的自動(dòng)轉換功能，可以幫助解決由線(xiàn)性幾何函數如 SVD 等的迭代性質(zhì)而產(chǎn)生的復雜的量化問(wèn)題。一旦您確定了可接受的定點(diǎn)模型，您就可以通過(guò)算法綜合快速地探討性能和硬件之間的折衷，快速地增加專(zhuān)用硬件乘法器的數量以提高性能和充分利用 Virtex-4 架構的靈活性。
從 AccelDSP Synthesis 生成的 RTL 自動(dòng)針對金色源碼 (golden-source) MATLAB 進(jìn)行驗證，以確位真 (bit-true) 功能正確性。
結論
通過(guò)在信道矩陣 DSP 硬件開(kāi)發(fā)中采用基于 MATLAB 的設計流程，極大地簡(jiǎn)化了用于真實(shí)世界驗證的空間復用式 MIMO 系統的原型設計。通過(guò)使用 MATLAB 算法作為 FPGA 開(kāi)發(fā)的金色源碼和免除重新編寫(xiě)為其他語(yǔ)言或設計環(huán)境的工作，減少了開(kāi)發(fā)和驗證的循環(huán)次數。此外，MATLAB 的高級性質(zhì)還使得 AccelDSP Synthesis 綜合工具能夠快速探索適合一個(gè)算法的硬件替代方法，包括 DSP 塊、RAM 和流水線(xiàn)的使用。
AccelDSP Synthesis 綜合工具和 Lyrtech 原型設計環(huán)境均含有到 Xilinx System Generator for DSP 設計環(huán)境的接口，以提供一種自動(dòng)化的 MATLAB 到原型設計的設計流程。
評論