一種基于A(yíng)D9854的BPSK信號產(chǎn)生設計

圖3中，“*”表示對AD9854進(jìn)行寫(xiě)入操作，就是將wrb腳置低，再置高。這時(shí)AD9854的系統時(shí)鐘設置為140 MHz，而波形頻率設置為系統時(shí)鐘的1／2，也就是70 MHz。從BPSK管腳輸出一個(gè)碼速率設置為9．6 MHz的0、1碼流，即得到需要的載波頻率70 MHz的BPSK信號。

3 實(shí)驗結果
用示波器和頻譜儀分別觀(guān)測AD9854芯片的輸出，如圖4和圖5所示。

由于BPSK信號的相位差為π，因此其碼元‘0’和‘1’所對應的信號相位完全取反，從圖3所示的示波器觀(guān)測圖可以看出，AD9854的輸出波形由相位完全相反的兩組正弦波在時(shí)域相互疊加，形成了眼圖的效果，眼圖勻稱(chēng)，說(shuō)明BPSK信號的輸出穩定，無(wú)抖動(dòng)。從圖4所示的頻譜儀觀(guān)測圖可以看出，AD9854的輸出信號載頻為70 MHz，觀(guān)測帶寬(Span)設為96 MHZ，因此可以看出信號的主瓣寬度為19．2 MHz，副瓣寬度為9．6 MHz，說(shuō)明BPSK信號的碼速率為9．6 MHz，這與軟件設計中的參數完全一致。

4 結束語(yǔ)
文中利用FPGA對AD9854進(jìn)行控制，產(chǎn)生了BPSK信號，并給出了軟、硬件設計方法，實(shí)驗結果證明了設計的正確性，為通信系統中的中頻處理提供了一個(gè)有效的方法。