ADS軟件對倍頻器的嵌入式電特性仿真

關(guān)鍵詞：ADS；環(huán)境阻抗；激勵電平；倍頻器；倍頻效率

１　引言

眾所周知，在用倍頻鏈實(shí)現高頻、高穩微波振蕩源的過(guò)程中，倍頻器倍頻效率的高低不僅對簡(jiǎn)化電路和保持電路穩定性影響較大，而且對整個(gè)電路雜散、諧波的抑制都起著(zhù)重要作用。傳統的設計過(guò)程需要復雜的理論推導、大量的試驗驗證，或者依賴(lài)于經(jīng)驗進(jìn)行設計?而在現實(shí)工程應用中，有時(shí)卻需要一些特殊的倍頻器，如頻率不是很常用，倍頻次數又較高，采用外協(xié)加工，成本和時(shí)間都不劃算等。對于這些既沒(méi)有相關(guān)的工程設計經(jīng)驗，又無(wú)法獲得倍頻三極管器件完整的物理參數的情況，探索一個(gè)能快速有效設計出高性能倍頻產(chǎn)品的方法就顯得十分有必要了。在ＡＤＳ射頻仿真軟件的幫助下，以ＡＴ４２０８６（三極管）５倍頻器（將１１４．８ＭＨｚ倍到５７４ＭＨｚ）為例，可以較完整地研究各種外圍條件對倍頻效率的影響。

２　仿真方法

當把倍頻器單獨看成為嵌入式器件時(shí)，在某個(gè)三極管的特定靜態(tài)工作點(diǎn)下，倍頻器兩端的輸入阻抗特性、輸入端的激勵電平對倍頻效率都呈現出一種特殊的規律（比如說(shuō)倍頻器的激勵電平并不是越高越好，有時(shí)高的激勵電平反倒比低電平激勵時(shí)產(chǎn)生的諧波幅度低）。因此，如何確定正確的直流工作點(diǎn)、輸出端ＬＣ諧振回路和有效的激勵電平是設計中面臨的關(guān)鍵問(wèn)題。鑒于這種情況，設計時(shí)可以充分利用現代射頻設計工具來(lái)進(jìn)行仿真以加快研發(fā)過(guò)程并設計出性能較好的倍頻產(chǎn)品。

利用ＡＤＳ仿真軟件中相應的功能模塊ＳｍＺ１、ＳｍＺ２（注意：ＳｍＺ１、ＳｍＺ２模塊輸出的是共軛值，由于設計時(shí)應該賦給倍頻電路真值以模擬真實(shí)環(huán)境，所以要將結果取共軛），可以比較容易地處理仿真時(shí)電路外圍環(huán)境阻抗問(wèn)題，對于倍頻的前級（比如放大電路），可以在軟件中先建立放大電路原理圖，然后設置ＳｍＺ１模塊（測得輸出阻抗，也就是倍頻器輸入的環(huán)境阻抗）并運行仿真以得到結果。同理，還應對倍頻的后級電路做類(lèi)似處理以得到倍頻輸出端的環(huán)境阻抗。這里所講的后級電路一般是指帶通濾波電路，對于大部分外購的濾波器，其輸入、輸出端口都要求在５０Ω匹配條件下，因此，可以把５０Ω假設成倍頻器的輸出環(huán)境阻抗直接帶入倍頻電路進(jìn)行仿真。但這樣的問(wèn)題是：實(shí)際濾波器的濾波特性是在５０Ω匹配的環(huán)境下測得的，而并不一定是它的輸入輸出端口就正好是５０Ω，特別是對帶通濾波器，其端口一般呈容性，而在調試修正電路里還應考慮如何在保證仿真有效性的前提下，對其進(jìn)行端口的失配現象進(jìn)行補償。

利用嵌入法的設計思路是：把倍頻電路本身看成一功能單元，其工作時(shí)的外圍環(huán)境阻抗可以由輸入輸出兩端的負載來(lái)指定。另外，為了便于觀(guān)察激勵電平的影響，可選用ＡＤＳ中單音頻率源作為輸入端（該源也可人為指定環(huán)境阻抗）。倍頻電路可按照三極管倍頻經(jīng)典電路搭建。圖１所示是其倍頻仿真電路原理圖。在圖１中，對于ＬＣ回路，由于倍頻電路中ＬＣ回路器件可以有很多不同的組合，因此，它的選擇也頗有講究，具體的做法除可以參考相關(guān)文獻外，也可以用ＡＤＳ上的電路優(yōu)化功能，來(lái)讓軟件來(lái)選擇一組較為合適的取值。

本設計是以?xún)啥耍担唉腑h(huán)境阻抗為例進(jìn)行的，若具體情況不是５０Ω或含有虛部，可以雙擊終端模塊直接修改輸出阻抗值的大小。格式為：（５０＋ｊ＊２４）Ω。

在此雖然用的是很簡(jiǎn)單的電路模型，但是，這并不影響利用ＡＤＳ對倍頻特性進(jìn)行仿真。

３　仿真實(shí)驗及結果驗證

讓軟件進(jìn)行多次的仿真實(shí)驗，可以使設計人員通過(guò)生成的實(shí)驗數據在很短時(shí)間內找到合適的輸入激勵電平。表１是筆者截取的一段數據。由于主要關(guān)心五次諧波，所以，為了便于觀(guān)察，將其制成表格，并將其鄰近的四、六次諧波也列了出來(lái)。

表1 不同激勵電平時(shí)的諧波功率值

從諧波分析結果圖表上可清楚的看到：當激勵電平為１７ｄＢｍ的時(shí)，三極管ＡＴ４２０８６的倍頻效率是最高的（見(jiàn)圖２），為５．７２７ｄＢｍ。而在其鄰近的其它電平激勵下，倍頻后的５次諧波輸出都相對低一些。

通過(guò)研究倍頻器的倍頻效率對激勵電平的變化規律，可為確定輸入激勵電平的大小提供依據。不僅如此，在計算整個(gè)電路系統電平分配時(shí)，也可以把倍頻器件的有效激勵電平作為基點(diǎn)來(lái)折算出其它器件的工作電平值。

實(shí)際實(shí)現時(shí)，作為射頻電路，即便原理上已經(jīng)設計的很好了，但由于電路工作頻率很高，實(shí)際電路板如果設計不好，就有可能導致信號波長(cháng)和結構的物理參數發(fā)生變化，從而使電路出現自激、諧波抑制不好，波形失真、信號功率下降等現象。這里設計的倍頻器是一種對環(huán)境阻抗很敏感的器件。由于一般從電路設計上，都希望用盡量少的器件來(lái)實(shí)現功能。本電路輸出級元件少到只有ＬＣ諧振回路，因此一方面符合最小化設計要求，另一方面，輸出級又很容易受到負載的牽引而使倍頻效率降低。對此，可以通過(guò)ＡＤＳ軟件實(shí)驗來(lái)分析這個(gè)現象。表２給出了兩例５次諧波的功率值。實(shí)際上，針對倍頻器的特點(diǎn)可以對這些“失配”提出一套切實(shí)可行的“修正”辦法。當然，合理正確的仿真是能夠快速有效實(shí)現修正的先決條件。

倍頻器的輸入級一般是放大器或者放大器加衰減網(wǎng)絡(luò )，故前級的輸出阻抗是不好確定的，可能是容性，也可能是感性。也就是說(shuō)，修正倍頻器輸入端的環(huán)境阻抗比較困難，對此，可以把主要矛盾放到輸出級去。因為兩端口器件的Ｓ參數不僅和本級有關(guān)，還和輸出級的匹配情況有關(guān)，在失配不是很?chē)乐氐那闆r下，可以通過(guò)改善輸出級的匹配來(lái)同時(shí)修正兩個(gè)端口的匹配。為了實(shí)現倍頻器的倍頻功能，可以在輸出端加帶通濾波器以選出所需要的諧波信號。而設計良好的帶通濾波器的輸入端的端口一般都呈容性（如果不是，就意味著(zhù)在ＤＣ附近還有一個(gè)通帶，這種情況很少見(jiàn)），因此可以在實(shí)際電路調試中把倍頻器輸出級與下面帶通濾波器連接的隔直電容（也就是圖１中的Ｃ４）取下來(lái)，而換用電感來(lái)抵償濾波器端口的容性效應。筆者在實(shí)際調試中嘗試過(guò)兩種替代方法，而且都取得了很好的效果：一種是用貼片電感，其優(yōu)點(diǎn)是一致性好，適合批量加工。缺點(diǎn)是由于器件取值的離散性，因此在首次調試時(shí)需要拿很多不同值的電感焊到板子上試，而且也不容易取到最優(yōu)值；另一種是用漆包線(xiàn)的線(xiàn)繞線(xiàn)圈，特點(diǎn)是可以用鑷子進(jìn)行連續的電感值調試，容易取到最優(yōu)值，但這種方法的缺點(diǎn)是每件都需要手調，難于用在大規模的生產(chǎn)上。

表2 不同負載下5次諧波的功率值

筆者將Ｃ４換成線(xiàn)繞電感線(xiàn)圈后，實(shí)際調出的倍頻結果是５次諧波輸出功率大于軟件仿真得出的數值，即用線(xiàn)圈進(jìn)行無(wú)間斷的電感值調協(xié)可以彌補倍頻電路中器件取值離散而難以得到最優(yōu)倍頻結果的缺點(diǎn)，從而得到比軟件仿真還要好的諧波輸出功率。筆者的實(shí)際試驗結果是：四次諧波：５．９５５ｄＢｍ，五次諧波：６．５５９ｄＢｍ，六次諧波：－１．２２６ｄＢｍ。

４　小結

本文以一個(gè)具體的例子著(zhù)重講述了如何利用現代射頻仿真工具ＡＤＳ來(lái)優(yōu)化倍頻器的設計過(guò)程，同時(shí)針對軟件仿真與實(shí)際電路的客觀(guān)差距提出了一套行之有效的解決方案，并通過(guò)實(shí)際驗證使理論仿真和實(shí)際實(shí)現得到了良好的吻合。實(shí)踐證明：通過(guò)對ＡＤＳ軟件設計過(guò)程的優(yōu)化，可以提高工程開(kāi)發(fā)效率，因而在人力、時(shí)間的投入上有著(zhù)明顯的優(yōu)勢。